div5_1.hier_info

来自「基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件」· HIER_INFO 代码 · 共 11 行

|div5_1
clk => cnt1[0].CLK
clk => cnt1[1].CLK
clk => cnt1[2].CLK
clk => cnt2[0].CLK
clk => cnt2[1].CLK
clk => cnt2[2].CLK
div5 <= div5~reg0.DB_MAX_OUTPUT_PORT_TYPE