d.hier_info

来自「基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件」· HIER_INFO 代码 · 共 16 行

|D
d => qn_temp.DATAIN
d => q_temp.DATAIN
cp => qn_temp.CLK
cp => q_temp.CLK
r => process0~1.IN0
r => process0~2.IN0
r => process0~0.IN0
s => process0~0.IN1
s => process0~2.IN1
s => process0~1.IN1
q <= q_temp.DB_MAX_OUTPUT_PORT_TYPE
qn <= qn_temp.DB_MAX_OUTPUT_PORT_TYPE