half_adder_1.v

来自「verilog实例100多个」· Verilog 代码 · 共 5 行

module half_adder(a,b,out,carry);
input a,b;
output out,carry;
assign {carry,out}=a+b;
endmodule