decoder1.v

来自「verilog实例100多个」· Verilog 代码 · 共 5 行

module decoder(out,in);
output    [7:0] out;
input     [2:0]  in;
assign  out=1'b1<<in;
endmodule