📄 up3_clock.fit.rpt
字号:
; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
; Fitter Initial Placement Seed ; 1 ; 1 ;
; Slow Slew Rate ; Off ; Off ;
; PCI I/O ; Off ; Off ;
; Weak Pull-Up Resistor ; Off ; Off ;
; Enable Bus-Hold Circuitry ; Off ; Off ;
; Auto Global Memory Control Signals ; Off ; Off ;
; Auto Packed Registers -- Cyclone ; Auto ; Auto ;
; Auto Delay Chains ; On ; On ;
; Auto Merge PLLs ; On ; On ;
; Perform Physical Synthesis for Combinational Logic ; Off ; Off ;
; Perform Register Duplication ; Off ; Off ;
; Perform Register Retiming ; Off ; Off ;
; Perform Asynchronous Signal Pipelining ; Off ; Off ;
; Fitter Effort ; Auto Fit ; Auto Fit ;
; Physical Synthesis Effort Level ; Normal ; Normal ;
; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
; Auto Register Duplication ; Auto ; Auto ;
; Auto Global Clock ; On ; On ;
; Auto Global Register Control Signals ; On ; On ;
+----------------------------------------------------+--------------------------------+--------------------------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/Administrator/桌面/实验5-时钟设计-1/UP3_CLOCK.pin.
+-------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+---------------------+
; Resource ; Usage ;
+---------------------------------------------+---------------------+
; Total logic elements ; 431 / 5,980 ( 7 % ) ;
; -- Combinational with no register ; 185 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 246 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 207 ;
; -- 3 input functions ; 77 ;
; -- 2 input functions ; 132 ;
; -- 1 input functions ; 14 ;
; -- 0 input functions ; 1 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 360 ;
; -- arithmetic mode ; 71 ;
; -- qfbk mode ; 10 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 32 ;
; -- asynchronous clear/load mode ; 179 ;
; ; ;
; Total LABs ; 51 / 598 ( 9 % ) ;
; Logic elements in carry chains ; 76 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 21 / 185 ( 11 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 5 ;
; M4Ks ; 0 / 20 ( 0 % ) ;
; Total memory bits ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits ; 0 / 92,160 ( 0 % ) ;
; PLLs ; 0 / 2 ( 0 % ) ;
; Global clocks ; 5 / 8 ( 63 % ) ;
; Maximum fan-out node ; reset ;
; Maximum fan-out ; 192 ;
; Highest non-global fan-out signal ; state.hold ;
; Highest non-global fan-out ; 87 ;
; Total fan-out ; 1941 ;
; Average fan-out ; 4.28 ;
+---------------------------------------------+---------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK_48MHZ ; 29 ; 1 ; 0 ; 11 ; 0 ; 112 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; DipSwitch1 ; 58 ; 1 ; 0 ; 2 ; 2 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; DipSwitch2 ; 59 ; 1 ; 0 ; 1 ; 0 ; 10 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PBSwitch1 ; 48 ; 1 ; 0 ; 4 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PBSwitch2 ; 49 ; 1 ; 0 ; 4 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PBSwitch3 ; 57 ; 1 ; 0 ; 2 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; reset ; 23 ; 1 ; 0 ; 13 ; 0 ; 192 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -