📄 seg.tan.rpt
字号:
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Do Min/Max analysis using Rise/Fall delays ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Use Clock Latency for PLL offset ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; clock ; ; User Pin ; NONE ; NONE ; N/A ; N/A ; N/A ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock' ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[0] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[2] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[7] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[6] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[5] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[4] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[17] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[16] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[15] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[14] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[13] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[19] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[18] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[20] ; Num[20] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[12] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[11] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[10] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[9] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[8] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[3] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[2] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[1] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[0] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[3] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[1] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[0] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[2] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[7] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[6] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[5] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[4] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[17] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[16] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[15] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[14] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[13] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[19] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[18] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[20] ; Num[18] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[12] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[11] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[10] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[9] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[8] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[3] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[2] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[1] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; Num[0] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[3] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[1] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; lpm_counter:cnt4_rtl_0|dffs[0] ; Num[19] ; clock ; clock ; None ; None ; 11.000 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -