traffic.tan.rpt

来自「利用Verilog实现交通灯控制 Quartus II平台实现仿真」· RPT 代码 · 共 244 行 · 第 1/3 页

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                               ;
+-------+----------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)             ; From                        ; To                          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+----------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; CLOCK                       ; CLOCK                       ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LTIME[0]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; traffic|LSTATUS.state_bit_1 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; traffic|LSTATUS.state_bit_1 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; traffic|LSTATUS.state_bit_1 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; traffic|LSTATUS.state_bit_1 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; traffic|LSTATUS.state_bit_1 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; traffic|LSTATUS.state_bit_1 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; traffic|LSTATUS.state_bit_1 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; traffic|LSTATUS.state_bit_0 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; traffic|LSTATUS.state_bit_0 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; traffic|LSTATUS.state_bit_0 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; traffic|LSTATUS.state_bit_0 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; traffic|LSTATUS.state_bit_0 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; traffic|LSTATUS.state_bit_0 ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LTIME[4]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LTIME[4]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LTIME[4]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LTIME[4]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LTIME[4]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LTIME[4]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LTIME[3]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LTIME[3]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LTIME[3]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LTIME[3]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LTIME[3]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LTIME[3]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LTIME[3]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LTIME[2]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LTIME[2]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LTIME[2]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LTIME[2]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LTIME[2]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LTIME[2]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LTIME[2]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LTIME[1]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LTIME[1]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LTIME[1]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LTIME[1]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LTIME[1]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LTIME[1]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LTIME[1]                    ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LREG[6]                     ; LREG[6]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LREG[3]                     ; LREG[3]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LREG[2]                     ; LREG[2]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_0 ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[4]                    ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[3]                    ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[2]                    ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[1]                    ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LREG[5]                     ; LREG[5]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; LTIME[0]                    ; LREG[4]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; traffic|LSTATUS.state_bit_1 ; LREG[4]                     ; CLK        ; CLK      ; None                        ; None                      ; 8.000 ns                ;