pcpu.hier_info

可以实现CPU的VHDL源码

clock => smdr[5].CLK
clock => smdr[4].CLK
clock => smdr[3].CLK
clock => smdr[2].CLK
clock => smdr[1].CLK
clock => smdr[0].CLK
clock => mem_ir[15].CLK
clock => mem_ir[14].CLK
clock => mem_ir[13].CLK
clock => mem_ir[12].CLK
clock => mem_ir[11].CLK
clock => mem_ir[10].CLK
clock => mem_ir[9].CLK
clock => mem_ir[8].CLK
clock => reg_C[15].CLK
clock => reg_C[14].CLK
clock => reg_C[13].CLK
clock => reg_C[12].CLK
clock => reg_C[11].CLK
clock => reg_C[10].CLK
clock => reg_C[9].CLK
clock => reg_C[8].CLK
clock => reg_C[7].CLK
clock => reg_C[6].CLK
clock => reg_C[5].CLK
clock => reg_C[4].CLK
clock => reg_C[3].CLK
clock => reg_C[2].CLK
clock => reg_C[1].CLK
clock => reg_C[0].CLK
clock => smdr1[15].CLK
clock => smdr1[14].CLK
clock => smdr1[13].CLK
clock => smdr1[12].CLK
clock => smdr1[11].CLK
clock => smdr1[10].CLK
clock => smdr1[9].CLK
clock => smdr1[8].CLK
clock => smdr1[7].CLK
clock => smdr1[6].CLK
clock => smdr1[5].CLK
clock => smdr1[4].CLK
clock => smdr1[3].CLK
clock => smdr1[2].CLK
clock => smdr1[1].CLK
clock => smdr1[0].CLK
clock => zf.CLK
clock => nf.CLK
clock => dw.CLK
clock => wb_ir[15].CLK
clock => wb_ir[14].CLK
clock => wb_ir[13].CLK
clock => wb_ir[12].CLK
clock => wb_ir[11].CLK
clock => wb_ir[10].CLK
clock => wb_ir[9].CLK
clock => wb_ir[8].CLK
clock => reg_C1[15].CLK
clock => reg_C1[14].CLK
clock => reg_C1[13].CLK
clock => reg_C1[12].CLK
clock => reg_C1[11].CLK
clock => reg_C1[10].CLK
clock => reg_C1[9].CLK
clock => reg_C1[8].CLK
clock => reg_C1[7].CLK
clock => reg_C1[6].CLK
clock => reg_C1[5].CLK
clock => reg_C1[4].CLK
clock => reg_C1[3].CLK
clock => reg_C1[2].CLK
clock => reg_C1[1].CLK
clock => reg_C1[0].CLK
clock => gr[0][15].CLK
clock => gr[0][14].CLK
clock => gr[0][13].CLK
clock => gr[0][12].CLK
clock => gr[0][11].CLK
clock => gr[0][10].CLK
clock => gr[0][9].CLK
clock => gr[0][8].CLK
clock => gr[0][7].CLK
clock => gr[0][6].CLK
clock => gr[0][5].CLK
clock => gr[0][4].CLK
clock => gr[0][3].CLK
clock => gr[0][2].CLK
clock => gr[0][1].CLK
clock => gr[0][0].CLK
clock => gr[1][15].CLK
clock => gr[1][14].CLK
clock => gr[1][13].CLK
clock => gr[1][12].CLK
clock => gr[1][11].CLK
clock => gr[1][10].CLK
clock => gr[1][9].CLK
clock => gr[1][8].CLK
clock => gr[1][7].CLK
clock => gr[1][6].CLK
clock => gr[1][5].CLK
clock => gr[1][4].CLK
clock => gr[1][3].CLK
clock => gr[1][2].CLK
clock => gr[1][1].CLK
clock => gr[1][0].CLK
clock => gr[2][15].CLK
clock => gr[2][14].CLK
clock => gr[2][13].CLK
clock => gr[2][12].CLK
clock => gr[2][11].CLK
clock => gr[2][10].CLK
clock => gr[2][9].CLK
clock => gr[2][8].CLK
clock => gr[2][7].CLK
clock => gr[2][6].CLK
clock => gr[2][5].CLK
clock => gr[2][4].CLK
clock => gr[2][3].CLK
clock => gr[2][2].CLK
clock => gr[2][1].CLK
clock => gr[2][0].CLK
clock => gr[3][15].CLK
clock => gr[3][14].CLK
clock => gr[3][13].CLK
clock => gr[3][12].CLK
clock => gr[3][11].CLK
clock => gr[3][10].CLK
clock => gr[3][9].CLK
clock => gr[3][8].CLK
clock => gr[3][7].CLK
clock => gr[3][6].CLK
clock => gr[3][5].CLK
clock => gr[3][4].CLK
clock => gr[3][3].CLK
clock => gr[3][2].CLK
clock => gr[3][1].CLK
clock => gr[3][0].CLK
clock => gr[4][15].CLK
clock => gr[4][14].CLK
clock => gr[4][13].CLK
clock => gr[4][12].CLK
clock => gr[4][11].CLK
clock => gr[4][10].CLK
clock => gr[4][9].CLK
clock => gr[4][8].CLK
clock => gr[4][7].CLK
clock => gr[4][6].CLK
clock => gr[4][5].CLK
clock => gr[4][4].CLK
clock => gr[4][3].CLK
clock => gr[4][2].CLK
clock => gr[4][1].CLK
clock => gr[4][0].CLK
clock => gr[5][15].CLK
clock => gr[5][14].CLK
clock => gr[5][13].CLK
clock => gr[5][12].CLK
clock => gr[5][11].CLK
clock => gr[5][10].CLK
clock => gr[5][9].CLK
clock => gr[5][8].CLK
clock => gr[5][7].CLK
clock => gr[5][6].CLK
clock => gr[5][5].CLK
clock => gr[5][4].CLK
clock => gr[5][3].CLK
clock => gr[5][2].CLK
clock => gr[5][1].CLK
clock => gr[5][0].CLK
clock => gr[6][15].CLK
clock => gr[6][14].CLK
clock => gr[6][13].CLK
clock => gr[6][12].CLK
clock => gr[6][11].CLK
clock => gr[6][10].CLK
clock => gr[6][9].CLK
clock => gr[6][8].CLK
clock => gr[6][7].CLK
clock => gr[6][6].CLK
clock => gr[6][5].CLK
clock => gr[6][4].CLK
clock => gr[6][3].CLK
clock => gr[6][2].CLK
clock => gr[6][1].CLK
clock => gr[6][0].CLK
clock => gr[7][15].CLK
clock => gr[7][14].CLK
clock => gr[7][13].CLK
clock => gr[7][12].CLK
clock => gr[7][11].CLK
clock => gr[7][10].CLK
clock => gr[7][9].CLK
clock => gr[7][8].CLK
clock => gr[7][7].CLK
clock => gr[7][6].CLK
clock => gr[7][5].CLK
clock => gr[7][4].CLK
clock => gr[7][3].CLK
clock => gr[7][2].CLK
clock => gr[7][1].CLK
clock => gr[7][0].CLK
enable => always1~0.IN0
enable => always1~1.IN0
start => always1~0.IN1
i_addr[0] <= pc[0].DB_MAX_OUTPUT_PORT_TYPE
i_addr[1] <= pc[1].DB_MAX_OUTPUT_PORT_TYPE
i_addr[2] <= pc[2].DB_MAX_OUTPUT_PORT_TYPE
i_addr[3] <= pc[3].DB_MAX_OUTPUT_PORT_TYPE
i_addr[4] <= pc[4].DB_MAX_OUTPUT_PORT_TYPE
i_addr[5] <= pc[5].DB_MAX_OUTPUT_PORT_TYPE
i_addr[6] <= pc[6].DB_MAX_OUTPUT_PORT_TYPE
i_addr[7] <= pc[7].DB_MAX_OUTPUT_PORT_TYPE
i_datain[0] => id_ir[0].DATAIN
i_datain[1] => id_ir[1].DATAIN
i_datain[2] => id_ir[2].DATAIN
i_datain[3] => id_ir[3].DATAIN
i_datain[4] => id_ir[4].DATAIN
i_datain[5] => id_ir[5].DATAIN
i_datain[6] => id_ir[6].DATAIN
i_datain[7] => id_ir[7].DATAIN
i_datain[8] => id_ir[8].DATAIN
i_datain[9] => id_ir[9].DATAIN
i_datain[10] => id_ir[10].DATAIN
i_datain[11] => id_ir[11].DATAIN
i_datain[12] => id_ir[12].DATAIN
i_datain[13] => id_ir[13].DATAIN
i_datain[14] => id_ir[14].DATAIN
i_datain[15] => id_ir[15].DATAIN
d_addr[0] <= reg_C[0].DB_MAX_OUTPUT_PORT_TYPE
d_addr[1] <= reg_C[1].DB_MAX_OUTPUT_PORT_TYPE
d_addr[2] <= reg_C[2].DB_MAX_OUTPUT_PORT_TYPE
d_addr[3] <= reg_C[3].DB_MAX_OUTPUT_PORT_TYPE
d_addr[4] <= reg_C[4].DB_MAX_OUTPUT_PORT_TYPE
d_addr[5] <= reg_C[5].DB_MAX_OUTPUT_PORT_TYPE
d_addr[6] <= reg_C[6].DB_MAX_OUTPUT_PORT_TYPE
d_addr[7] <= reg_C[7].DB_MAX_OUTPUT_PORT_TYPE
d_datain[0] => reg_C1~15.DATAB
d_datain[1] => reg_C1~14.DATAB
d_datain[2] => reg_C1~13.DATAB
d_datain[3] => reg_C1~12.DATAB
d_datain[4] => reg_C1~11.DATAB
d_datain[5] => reg_C1~10.DATAB
d_datain[6] => reg_C1~9.DATAB
d_datain[7] => reg_C1~8.DATAB
d_datain[8] => reg_C1~7.DATAB
d_datain[9] => reg_C1~6.DATAB
d_datain[10] => reg_C1~5.DATAB
d_datain[11] => reg_C1~4.DATAB
d_datain[12] => reg_C1~3.DATAB
d_datain[13] => reg_C1~2.DATAB
d_datain[14] => reg_C1~1.DATAB
d_datain[15] => reg_C1~0.DATAB
d_dataout[0] <= smdr1[0].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[1] <= smdr1[1].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[2] <= smdr1[2].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[3] <= smdr1[3].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[4] <= smdr1[4].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[5] <= smdr1[5].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[6] <= smdr1[6].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[7] <= smdr1[7].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[8] <= smdr1[8].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[9] <= smdr1[9].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[10] <= smdr1[10].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[11] <= smdr1[11].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[12] <= smdr1[12].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[13] <= smdr1[13].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[14] <= smdr1[14].DB_MAX_OUTPUT_PORT_TYPE
d_dataout[15] <= smdr1[15].DB_MAX_OUTPUT_PORT_TYPE
d_we <= dw.DB_MAX_OUTPUT_PORT_TYPE
select_y[0] => Mux63.IN5
select_y[0] => Mux62.IN5
select_y[0] => Mux61.IN5
select_y[0] => Mux60.IN5
select_y[0] => Mux59.IN5
select_y[0] => Mux58.IN5
select_y[0] => Mux57.IN5
select_y[0] => Mux56.IN5
select_y[0] => Mux55.IN5
select_y[0] => Mux54.IN5
select_y[0] => Mux53.IN6
select_y[0] => Mux52.IN6
select_y[0] => Mux51.IN5
select_y[0] => Mux50.IN6
select_y[0] => Mux49.IN6
select_y[0] => Mux48.IN6
select_y[1] => Mux63.IN4
select_y[1] => Mux62.IN4
select_y[1] => Mux61.IN4
select_y[1] => Mux60.IN4
select_y[1] => Mux59.IN4
select_y[1] => Mux58.IN4
select_y[1] => Mux57.IN4
select_y[1] => Mux56.IN4
select_y[1] => Mux55.IN4
select_y[1] => Mux54.IN4
select_y[1] => Mux53.IN5
select_y[1] => Mux52.IN5
select_y[1] => Mux51.IN4
select_y[1] => Mux50.IN5
select_y[1] => Mux49.IN5
select_y[1] => Mux48.IN5
select_y[2] => Mux63.IN3
select_y[2] => Mux62.IN3
select_y[2] => Mux61.IN3
select_y[2] => Mux60.IN3
select_y[2] => Mux59.IN3
select_y[2] => Mux58.IN3
select_y[2] => Mux57.IN3
select_y[2] => Mux56.IN3
select_y[2] => Mux55.IN3
select_y[2] => Mux54.IN3
select_y[2] => Mux53.IN4
select_y[2] => Mux52.IN4
select_y[2] => Mux51.IN3
select_y[2] => Mux50.IN4
select_y[2] => Mux49.IN4
select_y[2] => Mux48.IN4
select_y[3] => Mux63.IN2
select_y[3] => Mux62.IN2
select_y[3] => Mux61.IN2
select_y[3] => Mux60.IN2
select_y[3] => Mux59.IN2
select_y[3] => Mux58.IN2
select_y[3] => Mux57.IN2
select_y[3] => Mux56.IN2
select_y[3] => Mux55.IN2
select_y[3] => Mux54.IN2
select_y[3] => Mux53.IN3
select_y[3] => Mux52.IN3
select_y[3] => Mux51.IN2
select_y[3] => Mux50.IN3
select_y[3] => Mux49.IN3
select_y[3] => Mux48.IN3
y[0] <= Mux63.DB_MAX_OUTPUT_PORT_TYPE
y[1] <= Mux62.DB_MAX_OUTPUT_PORT_TYPE
y[2] <= Mux61.DB_MAX_OUTPUT_PORT_TYPE
y[3] <= Mux60.DB_MAX_OUTPUT_PORT_TYPE
y[4] <= Mux59.DB_MAX_OUTPUT_PORT_TYPE
y[5] <= Mux58.DB_MAX_OUTPUT_PORT_TYPE
y[6] <= Mux57.DB_MAX_OUTPUT_PORT_TYPE
y[7] <= Mux56.DB_MAX_OUTPUT_PORT_TYPE
y[8] <= Mux55.DB_MAX_OUTPUT_PORT_TYPE
y[9] <= Mux54.DB_MAX_OUTPUT_PORT_TYPE
y[10] <= Mux53.DB_MAX_OUTPUT_PORT_TYPE
y[11] <= Mux52.DB_MAX_OUTPUT_PORT_TYPE
y[12] <= Mux51.DB_MAX_OUTPUT_PORT_TYPE
y[13] <= Mux50.DB_MAX_OUTPUT_PORT_TYPE
y[14] <= Mux49.DB_MAX_OUTPUT_PORT_TYPE
y[15] <= Mux48.DB_MAX_OUTPUT_PORT_TYPE