pcpu.pin

可以实现CPU的VHDL源码

 -- Copyright (C) 1991-2007 Altera Corporation
 -- Your use of Altera Corporation's design tools, logic functions 
 -- and other software and tools, and its AMPP partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Altera Program License 
 -- Subscription Agreement, Altera MegaCore Function License 
 -- Agreement, or other applicable license agreement, including, 
 -- without limitation, that your use is for the sole purpose of 
 -- programming logic devices manufactured by Altera and sold by 
 -- Altera or its authorized distributors.  Please refer to the 
 -- applicable agreement for further details.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ------------------------------------------------------------------------------



 ------------------------------------------------------------------------------
 -- NC         : No Connect. This pin has no internal connection to the device.
 -- VCC_INT    : Dedicated power pin, which MUST be connected to VCC  (1.8V).
 -- VCC_IO     : Dedicated power pin, which MUST be connected to VCC  (Refer to
 --              the table below for voltage).
 -- GND        : Dedicated ground pin, which MUST be connected to GND.
 -- GND+       : Unused input. This pin should be connected to GND. It may also
 --              be connected  to a  valid signal  on the board  (low, high, or
 --              toggling)  if that signal is required for a different revision
 --              of the design.
 -- GND*       : Unused  I/O  pin.   This pin can either be left unconnected or
 --              connected to GND.  Connecting this pin to GND will improve the
 --              device's immunity to noise.
 ------------------------------------------------------------------------------


Quartus II Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version
CHIP  "pcpu"  ASSIGNED TO AN: EP20K30ETC144-1

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
VCC_INT                      : 1         : power  :                   : 1.8V    :           :                
select_y[1]                  : 2         : input  : 3.3-V LVTTL       :         : 3         : N              
i_datain[6]                  : 3         : input  : 3.3-V LVTTL       :         : 3         : N              
GND                          : 4         : gnd    :                   :         :           :                
VCC_IO                       : 5         : power  :                   : 3.3V    :           :                
d_dataout[0]                 : 6         : output : 3.3-V LVTTL       :         : 3         : N              
d_datain[4]                  : 7         : input  : 3.3-V LVTTL       :         : 3         : N              
d_dataout[6]                 : 8         : output : 3.3-V LVTTL       :         : 3         : N              
i_datain[8]                  : 9         : input  : 3.3-V LVTTL       :         : 3         : N              
y[6]                         : 10        : output : 3.3-V LVTTL       :         : 3         : N              
i_datain[3]                  : 11        : input  : 3.3-V LVTTL       :         : 3         : N              
GND_IO                       : 12        : gnd    :                   :         :           :                
y[0]                         : 13        : output : 3.3-V LVTTL       :         : 3         : N              
y[3]                         : 14        : output : 3.3-V LVTTL       :         : 3         : N              
i_datain[10]                 : 15        : input  : 3.3-V LVTTL       :         : 3         : N              
VCC_INT                      : 16        : power  :                   : 1.8V    :           :                
GND                          : 17        : gnd    :                   :         :           :                
MSEL0                        : 18        : input  :                   :         : 4         :                
MSEL1                        : 19        : input  :                   :         : 4         :                
select_y[2]                  : 20        : input  : 3.3-V LVTTL       :         : 4         : N              
VCC_INT                      : 21        :        :                   :         :           :                
NCONFIG                      : 22        : input  :                   :         : 4         :                
select_y[3]                  : 23        : input  : 3.3-V LVTTL       :         : 4         : N              
enable                       : 24        : input  : 3.3-V LVTTL       :         : 4         : N              
start                        : 25        : input  : 3.3-V LVTTL       :         : 4         : N              
d_dataout[1]                 : 26        : output : 3.3-V LVTTL       :         : 4         : N              
i_datain[1]                  : 27        : input  : 3.3-V LVTTL       :         : 4         : N              
VCC_IO                       : 28        : power  :                   : 3.3V    :           :                
d_addr[6]                    : 29        : output : 3.3-V LVTTL       :         : 4         : N              
d_addr[1]                    : 30        : output : 3.3-V LVTTL       :         : 4         : N              
d_dataout[9]                 : 31        : output : 3.3-V LVTTL       :         : 4         : N              
y[8]                         : 32        : output : 3.3-V LVTTL       :         : 4         : N              
i_datain[0]                  : 33        : input  : 3.3-V LVTTL       :         : 4         : N              
GND                          : 34        : gnd    :                   :         :           :                
d_addr[2]                    : 35        : output : 3.3-V LVTTL       :         : 4         : N              
VCC_INT                      : 36        : power  :                   : 1.8V    :           :                
d_dataout[8]                 : 37        : output : 3.3-V LVTTL       :         : 5         : N              
i_addr[0]                    : 38        : output : 3.3-V LVTTL       :         : 5         : N              
d_dataout[5]                 : 39        : output : 3.3-V LVTTL       :         : 5         : N              
i_datain[11]                 : 40        : input  : 3.3-V LVTTL       :         : 5         : N              
d_datain[6]                  : 41        : input  : 3.3-V LVTTL       :         : 5         : N              
GND_IO                       : 42        : gnd    :                   :         :           :                
y[2]                         : 43        : output : 3.3-V LVTTL       :         : 5         : N              
y[5]                         : 44        : output : 3.3-V LVTTL       :         : 5         : N              
VCC_IO                       : 45        : power  :                   : 3.3V    :           :                
d_datain[15]                 : 46        : input  : 3.3-V LVTTL       :         : 5         : N              
y[1]                         : 47        : output : 3.3-V LVTTL       :         : 5         : N              
i_addr[5]                    : 48        : output : 3.3-V LVTTL       :         : 5         : N              
i_datain[9]                  : 49        : input  : 3.3-V LVTTL       :         : 5         : N              
d_datain[12]                 : 50        : input  : 3.3-V LVTTL       :         : 5         : N              
TMS                          : 51        : input  :                   :         : 5         :