📄 decoder_3_8.fit.rpt
字号:
; Y4 ; 14 ; -- ; 1 ; no ; no ; no ; no ; TTL ; Fitter ;
; Y5 ; 12 ; -- ; 1 ; no ; no ; no ; no ; TTL ; Fitter ;
; Y6 ; 8 ; -- ; 1 ; no ; no ; no ; no ; TTL ; Fitter ;
; Y7 ; 6 ; -- ; 1 ; no ; no ; no ; no ; TTL ; Fitter ;
+------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+
+-------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1 ; 0 ; -- ; GND+ ; ; ; ; ;
; 2 ; 1 ; -- ; GND+ ; ; ; ; ;
; 3 ; 2 ; -- ; VCC ; power ; ; ; ;
; 4 ; 3 ; -- ; Y0 ; output ; TTL ; ; N ;
; 5 ; 4 ; -- ; Y1 ; output ; TTL ; ; N ;
; 6 ; 5 ; -- ; Y7 ; output ; TTL ; ; N ;
; 7 ; 6 ; -- ; +TDI ; input ; TTL ; ; N ;
; 8 ; 7 ; -- ; Y6 ; output ; TTL ; ; N ;
; 9 ; 8 ; -- ; Y3 ; output ; TTL ; ; N ;
; 10 ; 9 ; -- ; GND ; gnd ; ; ; ;
; 11 ; 10 ; -- ; Y2 ; output ; TTL ; ; N ;
; 12 ; 11 ; -- ; Y5 ; output ; TTL ; ; N ;
; 13 ; 12 ; -- ; +TMS ; input ; TTL ; ; N ;
; 14 ; 13 ; -- ; Y4 ; output ; TTL ; ; N ;
; 15 ; 14 ; -- ; VCC ; power ; ; ; ;
; 16 ; 15 ; -- ; C ; input ; TTL ; ; N ;
; 17 ; 16 ; -- ; RESERVED ; ; ; ; ;
; 18 ; 17 ; -- ; RESERVED ; ; ; ; ;
; 19 ; 18 ; -- ; RESERVED ; ; ; ; ;
; 20 ; 19 ; -- ; RESERVED ; ; ; ; ;
; 21 ; 20 ; -- ; G2B ; input ; TTL ; ; N ;
; 22 ; 21 ; -- ; GND ; gnd ; ; ; ;
; 23 ; 22 ; -- ; VCC ; power ; ; ; ;
; 24 ; 23 ; -- ; G1 ; input ; TTL ; ; N ;
; 25 ; 24 ; -- ; RESERVED ; ; ; ; ;
; 26 ; 25 ; -- ; RESERVED ; ; ; ; ;
; 27 ; 26 ; -- ; RESERVED ; ; ; ; ;
; 28 ; 27 ; -- ; RESERVED ; ; ; ; ;
; 29 ; 28 ; -- ; RESERVED ; ; ; ; ;
; 30 ; 29 ; -- ; GND ; gnd ; ; ; ;
; 31 ; 30 ; -- ; RESERVED ; ; ; ; ;
; 32 ; 31 ; -- ; +TCK ; input ; TTL ; ; N ;
; 33 ; 32 ; -- ; B ; input ; TTL ; ; N ;
; 34 ; 33 ; -- ; RESERVED ; ; ; ; ;
; 35 ; 34 ; -- ; VCC ; power ; ; ; ;
; 36 ; 35 ; -- ; A ; input ; TTL ; ; N ;
; 37 ; 36 ; -- ; RESERVED ; ; ; ; ;
; 38 ; 37 ; -- ; *TDO ; output ; TTL ; ; N ;
; 39 ; 38 ; -- ; RESERVED ; ; ; ; ;
; 40 ; 39 ; -- ; G2A ; input ; TTL ; ; N ;
; 41 ; 40 ; -- ; RESERVED ; ; ; ; ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; GND+ ; ; ; ; ;
; 44 ; 43 ; -- ; GND+ ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+------+------------------------+
; TTL ; 0 pF ; Not Available ;
+--------------+------+------------------------+
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |Decoder_3_8 ; 8 ; 18 ; |Decoder_3_8 ;
+----------------------------+------------+------+---------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------+-------------------------+
; Name ; Fan-Out ;
+-------+-------------------------+
; A ; 8 ;
; B ; 8 ;
; C ; 8 ;
; G2B ; 8 ;
; G2A ; 8 ;
; G1 ; 8 ;
; Y0~15 ; 1 ;
; Y1~16 ; 1 ;
; Y4~11 ; 1 ;
; Y5~11 ; 1 ;
; Y2~13 ; 1 ;
; Y3~11 ; 1 ;
; Y6~13 ; 1 ;
; Y7~21 ; 1 ;
+-------+-------------------------+
+---------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+----------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+----------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 6 / 72 ( 8 % ) ;
+----------------------------+----------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 4.00) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 1 ;
+----------------------------------------+-----------------------------+
+---------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+-----------------------+--------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+-----------------------+--------+
; A ; LC3 ; G2B, G1, G2A, A, B, C ; Y7 ;
; A ; LC5 ; B, C, G2B, G1, G2A, A ; Y6 ;
; A ; LC6 ; G2B, G1, G2A, A, B, C ; Y3 ;
; A ; LC7 ; G2B, G1, G2A, A, B, C ; Y2 ;
; A ; LC8 ; C, G2B, G1, G2A, A, B ; Y5 ;
; A ; LC10 ; C, B, G2B, G1, G2A, A ; Y4 ;
; A ; LC2 ; C, G2B, G1, G2A, A, B ; Y1 ;
; A ; LC1 ; C, B, G2B, G1, G2A, A ; Y0 ;
+-----+------------+-----------------------+--------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Tue Aug 08 10:06:18 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off Decoder_3_8 -c Decoder_3_8
Info: Automatically selected device EPM7032SLC44-5 for design Decoder_3_8
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Aug 08 10:06:19 2006
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -