📄 compare_8_bits.fit.rpt
字号:
; 33 ; 32 ; -- ; B[0] ; input ; TTL ; ; N ;
; 34 ; 33 ; -- ; B[2] ; input ; TTL ; ; N ;
; 35 ; 34 ; -- ; VCC ; power ; ; ; ;
; 36 ; 35 ; -- ; B[4] ; input ; TTL ; ; N ;
; 37 ; 36 ; -- ; EQ ; output ; TTL ; ; N ;
; 38 ; 37 ; -- ; *TDO ; output ; TTL ; ; N ;
; 39 ; 38 ; -- ; RESERVED ; ; ; ; ;
; 40 ; 39 ; -- ; RESERVED ; ; ; ; ;
; 41 ; 40 ; -- ; RESERVED ; ; ; ; ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; GND+ ; ; ; ; ;
; 44 ; 43 ; -- ; B[7] ; input ; TTL ; ; N ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL ; - ; 1 ; 0 ; 0 ; 1 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+--------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; B[7] ; 44 ; Input ; -- ; TTL ; - ; 0 mA ;
+------+-------+-------+-------+--------------+------------+---------+
+----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+------+------------------------+
; TTL ; 0 pF ; Not Available ;
+--------------+------+------------------------+
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |Compare_8_bits ; 19 ; 23 ; |Compare_8_bits ;
+----------------------------+------------+------+---------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------+-----------+
; Name ; Fan-Out ;
+---------------------+-----------+
; B[5] ; 8 ;
; A[5] ; 8 ;
; B[7] ; 7 ;
; A[7] ; 7 ;
; B[0] ; 6 ;
; B[1] ; 6 ;
; B[2] ; 6 ;
; B[3] ; 6 ;
; B[4] ; 6 ;
; B[6] ; 6 ;
; A[0] ; 6 ;
; A[1] ; 6 ;
; A[2] ; 6 ;
; A[3] ; 6 ;
; A[4] ; 6 ;
; A[6] ; 6 ;
; always0~64 ; 3 ;
; reduce_nor~32 ; 3 ;
; LessThan~693sexpbal ; 2 ;
; LessThan~706 ; 2 ;
; always0~68 ; 2 ;
; LessThan~695sexpbal ; 1 ;
; LT~17 ; 1 ;
; LessThan~724 ; 1 ;
; LessThan~722 ; 1 ;
; reduce_nor~55 ; 1 ;
; reduce_nor~49 ; 1 ;
; reduce_nor~47 ; 1 ;
; reduce_nor~41 ; 1 ;
; reduce_nor~35 ; 1 ;
; reduce_nor~33 ; 1 ;
; LT~16 ; 1 ;
; LessThan~721 ; 1 ;
; LessThan~715 ; 1 ;
; LessThan~714 ; 1 ;
; LessThan~713 ; 1 ;
; LessThan~712 ; 1 ;
; LessThan~711 ; 1 ;
; GT~12 ; 1 ;
; LessThan~700 ; 1 ;
; LessThan~699 ; 1 ;
; LessThan~698 ; 1 ;
; LessThan~697 ; 1 ;
; LessThan~696 ; 1 ;
; reduce_nor~25 ; 1 ;
+---------------------+-----------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 39 / 72 ( 54 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 9.50) ; Number of LABs (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0 ; 0 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 1 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 0 ;
; 14 ; 0 ;
; 15 ; 1 ;
+----------------------------------------+-----------------------------+
+---------------------------------------------------------+
; Parallel Expander ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0 ; 0 ;
; 1 ; 3 ;
; 2 ; 0 ;
; 3 ; 2 ;
+--------------------------+------------------------------+
+-------------------------------------------------------------------------------+
; Shareable Expander ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders (Average = 5.00) ; Number of LABs (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 1 ;
+-------------------------------------------------+-----------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; A ; LC12 ; A[6], B[6] ; LT~16 ;
; A ; LC6 ; reduce_nor~55, A[5], B[5], A[6], B[6], A[7], B[7] ; GT~12, LT~16, LT~17 ;
; A ; LC14 ; A[7], B[7] ; GT~12, LT~16, LT~17 ;
; A ; LC16 ; A[6], B[6] ; GT~12, LT~16 ;
; A ; LC8 ; LessThan~722, LessThan~696, B[4], A[4], LessThan~697, B[3], A[3], LessThan~698, B[2], A[2], LessThan~699, B[1], A[1], LessThan~700, A[0], B[0] ; GT~12, LT~16 ;
; A ; LC11 ; reduce_nor~32, always0~64, always0~68, LessThan~706, A[7], B[7], A[6], B[6] ; GT ;
; A ; LC2 ; LessThan~724, LessThan~711, A[4], B[4], LessThan~712, A[3], B[3], LessThan~713, A[2], B[2], LessThan~714, A[1], B[1], LessThan~715, A[0], B[0] ; LT~16 ;
; A ; LC10 ; LT~17, reduce_nor~32, always0~68, always0~64, LessThan~706, LessThan~721, LessThan~693sexpbal, LessThan~695sexpbal, A[7], B[7], A[6], B[6] ; LT ;
; A ; LC13 ; A[7], B[7] ; LT~16, LT~17 ;
; A ; LC9 ; reduce_nor~32, always0~64, LessThan~693sexpbal, A[7], B[7] ; LT~16 ;
; A ; LC1 ; A[5], B[5] ; LessThan~721 ;
; A ; LC3 ; A[0], B[0] ; reduce_nor~49 ;
; A ; LC4 ; reduce_nor~47, A[0], B[0], A[1], B[1], A[2], B[2] ; reduce_nor~55 ;
; A ; LC5 ; reduce_nor~49, A[3], B[3], A[4], B[4], A[5], B[5] ; reduce_nor~32 ;
; A ; LC7 ; A[5], B[5] ; LessThan~706 ;
; B ; LC20 ; reduce_nor~35, A[3], B[3], A[4], B[4], A[5], B[5] ; reduce_nor~25 ;
; B ; LC19 ; reduce_nor~33, A[0], B[0], A[1], B[1], A[2], B[2] ; reduce_nor~41 ;
; B ; LC18 ; A[0], B[0] ; reduce_nor~35 ;
; B ; LC21 ; reduce_nor~41, A[5], B[5], A[6], B[6], A[7], B[7] ; EQ ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Tue Aug 08 13:27:29 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off Compare_8_bits -c Compare_8_bits
Info: Automatically selected device EPM7032SLC44-5 for design Compare_8_bits
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Aug 08 13:27:30 2006
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -