📄 jkslect.vhd
字号:
library ieee;
use ieee.std_logic_1164.all;
entity jkslect is
port(j,k,cp:in std_logic;
q:out std_logic);
end jkslect;
architecture rtl of jkslect is
signal jout:std_logic;
begin
q<=jout;
process(cp,j,k)
begin
if(cp'event and cp='1')then
if(j='1')and(k='0')then
jout<='1';
elsif(j='0')and(k='1')then
jout<='0';
end if;
end if;
end process;
end rtl;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -