part5.tan.rpt
来自「基于FPGA的CPU设计 VHDL 编写」· RPT 代码 · 共 219 行 · 第 1/5 页
RPT
219 行
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLOCK_50' ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 216.59 MHz ( period = 4.617 ns ) ; count[14] ; read_addr[4] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.414 ns ;
; N/A ; 216.59 MHz ( period = 4.617 ns ) ; count[14] ; read_addr[3] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.414 ns ;
; N/A ; 216.59 MHz ( period = 4.617 ns ) ; count[14] ; read_addr[2] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.414 ns ;
; N/A ; 216.59 MHz ( period = 4.617 ns ) ; count[14] ; read_addr[1] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.414 ns ;
; N/A ; 216.59 MHz ( period = 4.617 ns ) ; count[14] ; read_addr[0] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.414 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[0] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[1] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[2] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[3] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[4] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[5] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[6] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[10] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[9] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[8] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[7] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[12] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.87 MHz ( period = 4.447 ns ) ; count[14] ; count[11] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.241 ns ;
; N/A ; 224.97 MHz ( period = 4.445 ns ) ; count[15] ; read_addr[4] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.242 ns ;
; N/A ; 224.97 MHz ( period = 4.445 ns ) ; count[15] ; read_addr[3] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.242 ns ;
; N/A ; 224.97 MHz ( period = 4.445 ns ) ; count[15] ; read_addr[2] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.242 ns ;
; N/A ; 224.97 MHz ( period = 4.445 ns ) ; count[15] ; read_addr[1] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.242 ns ;
; N/A ; 224.97 MHz ( period = 4.445 ns ) ; count[15] ; read_addr[0] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.242 ns ;
; N/A ; 232.34 MHz ( period = 4.304 ns ) ; count[13] ; read_addr[4] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.101 ns ;
; N/A ; 232.34 MHz ( period = 4.304 ns ) ; count[13] ; read_addr[3] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.101 ns ;
; N/A ; 232.34 MHz ( period = 4.304 ns ) ; count[13] ; read_addr[2] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.101 ns ;
; N/A ; 232.34 MHz ( period = 4.304 ns ) ; count[13] ; read_addr[1] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.101 ns ;
; N/A ; 232.34 MHz ( period = 4.304 ns ) ; count[13] ; read_addr[0] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.101 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[0] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[1] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[2] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[3] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[4] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[5] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[6] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[10] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[9] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[8] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
; N/A ; 233.92 MHz ( period = 4.275 ns ) ; count[15] ; count[7] ; CLOCK_50 ; CLOCK_50 ; None ; None ; 4.069 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?