sci.fit.rpt

VHDL写的SCI接口。quartusII6.0的工程！

; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in G:/EDAV new/test_53/sci.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/EDAV new/test_53/sci.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 54 / 12,060 ( < 1 % ) ;
;     -- Combinational with no register       ; 15                    ;
;     -- Register only                        ; 20                    ;
;     -- Combinational with a register        ; 19                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 11                    ;
;     -- 3 input functions                    ; 6                     ;
;     -- 2 input functions                    ; 13                    ;
;     -- 1 input functions                    ; 12                    ;
;     -- 0 input functions                    ; 12                    ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 44                    ;
;     -- arithmetic mode                      ; 10                    ;
;     -- qfbk mode                            ; 4                     ;
;     -- register cascade mode                ; 0                     ;
;     -- synchronous clear/load mode          ; 27                    ;
;     -- asynchronous clear/load mode         ; 22                    ;
;                                             ;                       ;
; Total LABs                                  ; 10 / 1,206 ( < 1 % )  ;
; Logic elements in carry chains              ; 12                    ;
; User inserted logic elements                ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 17 / 173 ( 10 % )     ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )        ;
; Global signals                              ; 3                     ;
; M4Ks                                        ; 0 / 52 ( 0 % )        ;
; Total memory bits                           ; 0 / 239,616 ( 0 % )   ;
; Total RAM block bits                        ; 0 / 239,616 ( 0 % )   ;
; PLLs                                        ; 0 / 2 ( 0 % )         ;
; Global clocks                               ; 3 / 8 ( 38 % )        ;
; Maximum fan-out node                        ; clk                   ;
; Maximum fan-out                             ; 31                    ;
; Highest non-global fan-out signal           ; process0~0            ;
; Highest non-global fan-out                  ; 10                    ;
; Total fan-out                               ; 241                   ;
; Average fan-out                             ; 3.30                  ;
+---------------------------------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 28    ; 1        ; 0            ; 15           ; 2           ; 31                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;