lcd1.hier_info

通过VHDL写的128*32液晶驱动接口。

|lcd1
clk => st.CLK
clk => data[0]~reg0.CLK
clk => data[0]~en.CLK
clk => data[1]~reg0.CLK
clk => data[1]~en.CLK
clk => data[2]~reg0.CLK
clk => data[2]~en.CLK
clk => data[3]~reg0.CLK
clk => data[3]~en.CLK
clk => data[4]~reg0.CLK
clk => data[4]~en.CLK
clk => data[5]~reg0.CLK
clk => data[5]~en.CLK
clk => data[6]~reg0.CLK
clk => data[6]~en.CLK
clk => data[7]~reg0.CLK
clk => data[7]~en.CLK
BUSY => st.DATAIN
BUSY => data[0]~en.DATAIN
BUSY => data[1]~en.DATAIN
BUSY => data[2]~en.DATAIN
BUSY => data[3]~en.DATAIN
BUSY => data[4]~en.DATAIN
BUSY => data[5]~en.DATAIN
BUSY => data[6]~en.DATAIN
BUSY => data[7]~en.DATAIN
STOBE <= st.DB_MAX_OUTPUT_PORT_TYPE
data[0] <= comb~0.DB_MAX_OUTPUT_PORT_TYPE
data[1] <= comb~1.DB_MAX_OUTPUT_PORT_TYPE
data[2] <= comb~2.DB_MAX_OUTPUT_PORT_TYPE
data[3] <= comb~3.DB_MAX_OUTPUT_PORT_TYPE
data[4] <= comb~4.DB_MAX_OUTPUT_PORT_TYPE
data[5] <= comb~5.DB_MAX_OUTPUT_PORT_TYPE
data[6] <= comb~6.DB_MAX_OUTPUT_PORT_TYPE
data[7] <= comb~7.DB_MAX_OUTPUT_PORT_TYPE