dds_project.tan.rpt

来自「用VHDL书写的DDS程序 里面有详细的注解」· RPT 代码 · 共 336 行 · 第 1/5 页

; N/A                                     ; 397.77 MHz ( period = 2.514 ns )                    ; reg1:u2|q[18]    ; adder32:u3|b[31]  ; clk        ; clk      ; None                        ; None                      ; 2.312 ns                ;
; N/A                                     ; 398.88 MHz ( period = 2.507 ns )                    ; sum32:u1|temp[0] ; sum32:u1|temp[31] ; clk        ; clk      ; None                        ; None                      ; 2.283 ns                ;
; N/A                                     ; 399.04 MHz ( period = 2.506 ns )                    ; sum32:u1|temp[5] ; sum32:u1|temp[26] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A                                     ; 399.04 MHz ( period = 2.506 ns )                    ; sum32:u1|temp[5] ; sum32:u1|temp[27] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A                                     ; 399.04 MHz ( period = 2.506 ns )                    ; sum32:u1|temp[5] ; sum32:u1|temp[28] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A                                     ; 399.04 MHz ( period = 2.506 ns )                    ; sum32:u1|temp[5] ; sum32:u1|temp[29] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A                                     ; 399.04 MHz ( period = 2.506 ns )                    ; sum32:u1|temp[5] ; sum32:u1|temp[30] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A                                     ; 400.16 MHz ( period = 2.499 ns )                    ; reg1:u2|q[20]    ; adder32:u3|b[26]  ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 400.16 MHz ( period = 2.499 ns )                    ; reg1:u2|q[20]    ; adder32:u3|b[27]  ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 400.16 MHz ( period = 2.499 ns )                    ; reg1:u2|q[20]    ; adder32:u3|b[28]  ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 400.16 MHz ( period = 2.499 ns )                    ; reg1:u2|q[20]    ; adder32:u3|b[29]  ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 400.16 MHz ( period = 2.499 ns )                    ; reg1:u2|q[20]    ; adder32:u3|b[30]  ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 401.45 MHz ( period = 2.491 ns )                    ; reg1:u2|q[5]     ; adder32:u3|b[22]  ; clk        ; clk      ; None                        ; None                      ; 2.267 ns                ;
; N/A                                     ; 401.45 MHz ( period = 2.491 ns )                    ; reg1:u2|q[5]     ; adder32:u3|b[23]  ; clk        ; clk      ; None                        ; None                      ; 2.267 ns                ;
; N/A                                     ; 401.45 MHz ( period = 2.491 ns )                    ; reg1:u2|q[5]     ; adder32:u3|b[24]  ; clk        ; clk      ; None                        ; None                      ; 2.267 ns                ;
; N/A                                     ; 401.45 MHz ( period = 2.491 ns )                    ; reg1:u2|q[5]     ; adder32:u3|b[25]  ; clk        ; clk      ; None                        ; None                      ; 2.267 ns                ;
; N/A                                     ; 401.61 MHz ( period = 2.490 ns )                    ; reg1:u2|q[4]     ; adder32:u3|b[22]  ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; 401.61 MHz ( period = 2.490 ns )                    ; reg1:u2|q[4]     ; adder32:u3|b[23]  ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; 401.61 MHz ( period = 2.490 ns )                    ; reg1:u2|q[4]     ; adder32:u3|b[24]  ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; 401.61 MHz ( period = 2.490 ns )                    ; reg1:u2|q[4]     ; adder32:u3|b[25]  ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; 401.61 MHz ( period = 2.490 ns )                    ; reg1:u2|q[3]     ; adder32:u3|b[31]  ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; 403.39 MHz ( period = 2.479 ns )                    ; sum32:u1|temp[7] ; sum32:u1|temp[31] ; clk        ; clk      ; None                        ; None                      ; 2.277 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                  ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------+-------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From          ; To                ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------+-------------------+----------+
; N/A                                     ; None                                                ; 5.966 ns   ; freword[6]    ; sum32:u1|temp[31] ; clk      ;
; N/A                                     ; None                                                ; 5.957 ns   ; freword[9]    ; sum32:u1|temp[31] ; clk      ;
; N/A                                     ; None                                                ; 5.906 ns   ; freword[6]    ; sum32:u1|temp[26] ; clk      ;
; N/A                                     ; None                                                ; 5.906 ns   ; freword[6]    ; sum32:u1|temp[27] ; clk      ;
; N/A                                     ; None                                                ; 5.906 ns   ; freword[6]    ; sum32:u1|temp[28] ; clk      ;
; N/A                                     ; None                                                ; 5.906 ns   ; freword[6]    ; sum32:u1|temp[29] ; clk      ;
; N/A                                     ; None                                                ; 5.906 ns   ; freword[6]    ; sum32:u1|temp[30] ; clk      ;
; N/A                                     ; None                                                ; 5.897 ns   ; freword[9]    ; sum32:u1|temp[26] ; clk      ;
; N/A                                     ; None                                                ; 5.897 ns   ; freword[9]    ; sum32:u1|temp[27] ; clk      ;
; N/A                                     ; None                                                ; 5.897 ns   ; freword[9]    ; sum32:u1|temp[28] ; clk      ;
; N/A                                     ; None                                                ; 5.897 ns   ; freword[9]    ; sum32:u1|temp[29] ; clk      ;
; N/A                                     ; None                                                ; 5.897 ns   ; freword[9]    ; sum32:u1|temp[30] ; clk      ;
; N/A                                     ; None                                                ; 5.823 ns   ; freword[3]    ; sum32:u1|temp[31] ; clk      ;
; N/A                                     ; None                                                ; 5.803 ns   ; phaseword[10] ; adder32:u3|b[31]  ; clk      ;
; N/A                                     ; None                                                ; 5.763 ns   ; freword[3]    ; sum32:u1|temp[26] ; clk      ;
; N/A                                     ; None                                                ; 5.763 ns   ; freword[3]    ; sum32:u1|temp[27] ; clk      ;
; N/A                                     ; None                                                ; 5.763 ns   ; freword[3]    ; sum32:u1|temp[28] ; clk      ;
; N/A                                     ; None                                                ; 5.763 ns   ; freword[3]    ; sum32:u1|temp[29] ; clk      ;
; N/A                                     ; None                                                ; 5.763 ns   ; freword[3]    ; sum32:u1|temp[30] ; clk      ;
; N/A                                     ; None                                                ; 5.743 ns   ; phaseword[10] ; adder32:u3|b[26]  ; clk      ;
; N/A                                     ; None                                                ; 5.743 ns   ; phaseword[10] ; adder32:u3|b[27]  ; clk      ;
; N/A                                     ; None                                                ; 5.743 ns   ; phaseword[10] ; adder32:u3|b[28]  ; clk      ;
; N/A                                     ; None                                                ; 5.743 ns   ; phaseword[10] ; adder32:u3|b[29]  ; clk      ;
; N/A                                     ; None                                                ; 5.743 ns   ; phaseword[10] ; adder32:u3|b[30]  ; clk      ;
; N/A                                     ; None                                                ; 5.724 ns   ; freword[5]    ; sum32:u1|temp[31] ; clk      ;
; N/A                                     ; None                                                ; 5.707 ns   ; freword[12]   ; sum32:u1|temp[31] ; clk      ;
; N/A                                     ; None                                                ; 5.701 ns   ; freword[6]    ; sum32:u1|temp[22] ; clk      ;
; N/A                                     ; None                                                ; 5.701 ns   ; freword[6]    ; sum32:u1|temp[21] ; clk      ;
; N/A                                     ; None                                                ; 5.701 ns   ; freword[6]    ; sum32:u1|temp[23] ; clk      ;
; N/A                                     ; None                                                ; 5.701 ns   ; freword[6]    ; sum32:u1|temp[24] ; clk      ;
; N/A                                     ; None                                                ; 5.701 ns   ; freword[6]    ; sum32:u1|temp[25] ; clk      ;
; N/A                                     ; None                                                ; 5.699 ns   ; freword[0]    ; sum32:u1|temp[31] ; clk      ;
; N/A                                     ; None