📄 maxmin.tan.rpt
字号:
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 22.27 MHz ( period = 44.894 ns ) ; calculate:inst2|min[3] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 44.648 ns ;
; N/A ; 22.31 MHz ( period = 44.814 ns ) ; calculate:inst2|min[3] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 44.568 ns ;
; N/A ; 22.33 MHz ( period = 44.780 ns ) ; calculate:inst2|min[1] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 44.481 ns ;
; N/A ; 22.37 MHz ( period = 44.700 ns ) ; calculate:inst2|min[1] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 44.401 ns ;
; N/A ; 22.37 MHz ( period = 44.695 ns ) ; calculate:inst2|min[0] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 44.396 ns ;
; N/A ; 22.40 MHz ( period = 44.650 ns ) ; calculate:inst2|max[1] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 44.351 ns ;
; N/A ; 22.41 MHz ( period = 44.615 ns ) ; calculate:inst2|min[0] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 44.316 ns ;
; N/A ; 22.44 MHz ( period = 44.570 ns ) ; calculate:inst2|max[1] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 44.271 ns ;
; N/A ; 22.46 MHz ( period = 44.532 ns ) ; calculate:inst2|max[0] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 44.233 ns ;
; N/A ; 22.48 MHz ( period = 44.489 ns ) ; calculate:inst2|max[2] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 44.190 ns ;
; N/A ; 22.50 MHz ( period = 44.452 ns ) ; calculate:inst2|max[0] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 44.153 ns ;
; N/A ; 22.52 MHz ( period = 44.409 ns ) ; calculate:inst2|max[2] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 44.110 ns ;
; N/A ; 22.55 MHz ( period = 44.339 ns ) ; calculate:inst2|min[2] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 44.040 ns ;
; N/A ; 22.57 MHz ( period = 44.297 ns ) ; calculate:inst2|min[3] ; display1:inst3|segmin[3] ; clk ; clk ; None ; None ; 44.046 ns ;
; N/A ; 22.59 MHz ( period = 44.259 ns ) ; calculate:inst2|min[2] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 43.960 ns ;
; N/A ; 22.61 MHz ( period = 44.220 ns ) ; calculate:inst2|max[3] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 43.921 ns ;
; N/A ; 22.63 MHz ( period = 44.190 ns ) ; calculate:inst2|min[3] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.944 ns ;
; N/A ; 22.64 MHz ( period = 44.169 ns ) ; calculate:inst2|min[3] ; display1:inst3|segmin[2] ; clk ; clk ; None ; None ; 43.918 ns ;
; N/A ; 22.66 MHz ( period = 44.140 ns ) ; calculate:inst2|max[3] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 43.841 ns ;
; N/A ; 22.69 MHz ( period = 44.076 ns ) ; calculate:inst2|min[1] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.777 ns ;
; N/A ; 22.73 MHz ( period = 43.991 ns ) ; calculate:inst2|min[0] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.692 ns ;
; N/A ; 22.76 MHz ( period = 43.946 ns ) ; calculate:inst2|max[1] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.647 ns ;
; N/A ; 22.81 MHz ( period = 43.846 ns ) ; calculate:inst2|min[5] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 43.590 ns ;
; N/A ; 22.82 MHz ( period = 43.828 ns ) ; calculate:inst2|max[0] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.529 ns ;
; N/A ; 22.84 MHz ( period = 43.785 ns ) ; calculate:inst2|max[2] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.486 ns ;
; N/A ; 22.85 MHz ( period = 43.766 ns ) ; calculate:inst2|min[5] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 43.510 ns ;
; N/A ; 22.88 MHz ( period = 43.698 ns ) ; calculate:inst2|min[4] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 43.437 ns ;
; N/A ; 22.90 MHz ( period = 43.671 ns ) ; calculate:inst2|min[6] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 43.425 ns ;
; N/A ; 22.91 MHz ( period = 43.651 ns ) ; calculate:inst2|min[0] ; display1:inst3|segmin[3] ; clk ; clk ; None ; None ; 43.347 ns ;
; N/A ; 22.92 MHz ( period = 43.635 ns ) ; calculate:inst2|min[2] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.336 ns ;
; N/A ; 22.93 MHz ( period = 43.618 ns ) ; calculate:inst2|min[4] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 43.357 ns ;
; N/A ; 22.94 MHz ( period = 43.591 ns ) ; calculate:inst2|min[6] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 43.345 ns ;
; N/A ; 22.96 MHz ( period = 43.557 ns ) ; calculate:inst2|min[3] ; display1:inst3|segmin[1] ; clk ; clk ; None ; None ; 43.306 ns ;
; N/A ; 22.98 MHz ( period = 43.523 ns ) ; calculate:inst2|min[0] ; display1:inst3|segmin[2] ; clk ; clk ; None ; None ; 43.219 ns ;
; N/A ; 22.98 MHz ( period = 43.516 ns ) ; calculate:inst2|max[3] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 43.217 ns ;
; N/A ; 23.03 MHz ( period = 43.418 ns ) ; calculate:inst2|max[4] ; display1:inst3|segpp[3] ; clk ; clk ; None ; None ; 43.119 ns ;
; N/A ; 23.07 MHz ( period = 43.338 ns ) ; calculate:inst2|max[4] ; display1:inst3|segpp[2] ; clk ; clk ; None ; None ; 43.039 ns ;
; N/A ; 23.15 MHz ( period = 43.194 ns ) ; calculate:inst2|min[3] ; display1:inst3|segpp[4] ; clk ; clk ; None ; None ; 42.948 ns ;
; N/A ; 23.17 MHz ( period = 43.152 ns ) ; calculate:inst2|min[1] ; display1:inst3|segmin[3] ; clk ; clk ; None ; None ; 42.848 ns ;
; N/A ; 23.18 MHz ( period = 43.142 ns ) ; calculate:inst2|min[5] ; display1:inst3|segpp[1] ; clk ; clk ; None ; None ; 42.886 ns ;
; N/A ; 23.21 MHz ( period = 43.080 ns ) ; calculate:inst2|min[1] ; display1:inst3|segpp[4] ; clk ; clk ; None ; None ; 42.781 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -