maxmin.fit.rpt

一个自己编写的这次2008北京市电子竞赛VHDL源程序

; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; Slow Slew Rate                                       ; Off                            ; Off                            ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/Electronic Competition/maxmin/maxmin.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Electronic Competition/maxmin/maxmin.pin.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                          ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 739 / 2,910 ( 25 % )                                                                                                                                           ;
;     -- Combinational with no register       ; 646                                                                                                                                                            ;
;     -- Register only                        ; 20                                                                                                                                                             ;
;     -- Combinational with a register        ; 73                                                                                                                                                             ;
;                                             ;                                                                                                                                                                ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                                ;
;     -- 4 input functions                    ; 121                                                                                                                                                            ;
;     -- 3 input functions                    ; 207                                                                                                                                                            ;
;     -- 2 input functions                    ; 281                                                                                                                                                            ;
;     -- 1 input functions                    ; 108                                                                                                                                                            ;
;     -- 0 input functions                    ; 22                                                                                                                                                             ;
;                                             ;                                                                                                                                                                ;
; Logic elements by mode                      ;                                                                                                                                                                ;
;     -- normal mode                          ; 451                                                                                                                                                            ;
;     -- arithmetic mode                      ; 288                                                                                                                                                            ;
;     -- qfbk mode                            ; 8                                                                                                                                                              ;
;     -- register cascade mode                ; 0                                                                                                                                                              ;
;     -- synchronous clear/load mode          ; 20                                                                                                                                                             ;
;     -- asynchronous clear/load mode         ; 40                                                                                                                                                             ;
;                                             ;                                                                                                                                                                ;
; Total LABs                                  ; 88 / 291 ( 30 % )                                                                                                                                              ;
; Logic elements in carry chains              ; 362                                                                                                                                                            ;
; User inserted logic elements                ; 0                                                                                                                                                              ;
; Virtual pins                                ; 0                                                                                                                                                              ;
; I/O pins                                    ; 37 / 104 ( 36 % )                                                                                                                                              ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                                                                                                                 ;
; Global signals                              ; 7                                                                                                                                                              ;
; M4Ks                                        ; 0 / 13 ( 0 % )                                                                                                                                                 ;
; Total memory bits                           ; 0 / 59,904 ( 0 % )                                                                                                                                             ;
; Total RAM block bits                        ; 0 / 59,904 ( 0 % )                                                                                                                                             ;