cpu.fit.rpt

实现了CPU的基本功能

; 48    ; GND_IO     ;              ;
; 49    ; GND_INT    ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; MBR[11]    ; TTL          ;
; 54    ; MR[8]      ; TTL          ;
; 55    ; MBR[4]     ; TTL          ;
; 56    ; MR[9]      ; TTL          ;
; 57    ; ACC[12]    ; TTL          ;
; 58    ; DR[1]      ; TTL          ;
; 59    ; GND_IO     ;              ;
; 60    ; MR[0]      ; TTL          ;
; 61    ; DR[13]     ; TTL          ;
; 62    ; ACC[6]     ; TTL          ;
; 63    ; DR[14]     ; TTL          ;
; 64    ; ACC[3]     ; TTL          ;
; 65    ; ACC[7]     ; TTL          ;
; 66    ; VCC_IO     ;              ;
; 67    ; MR[4]      ; TTL          ;
; 68    ; BR[10]     ; TTL          ;
; 69    ; MBR[1]     ; TTL          ;
; 70    ; MAR[3]     ; TTL          ;
; 71    ; MBR[0]     ; TTL          ;
; 72    ; GND_IO     ;              ;
; 73    ; FLAGS[1]   ; TTL          ;
; 74    ; ACC[8]     ; TTL          ;
; 75    ; GND*       ;              ;
; 76    ; VCC_INT    ;              ;
; 77    ; VCC_INT    ;              ;
; 78    ; GND+       ;              ;
; 79    ; CLOCK      ; TTL          ;
; 80    ; GND+       ;              ;
; 81    ; GND_INT    ;              ;
; 82    ; GND_INT    ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; BR[1]      ; TTL          ;
; 86    ; GND*       ;              ;
; 87    ; BR[8]      ; TTL          ;
; 88    ; MBR[15]    ; TTL          ;
; 89    ; GND*       ;              ;
; 90    ; DR[4]      ; TTL          ;
; 91    ; GND_IO     ;              ;
; 92    ; DR[2]      ; TTL          ;
; 93    ; CAR[0]     ; TTL          ;
; 94    ; DR[5]      ; TTL          ;
; 95    ; BR[6]      ; TTL          ;
; 96    ; BR[3]      ; TTL          ;
; 97    ; BR[5]      ; TTL          ;
; 98    ; VCC_IO     ;              ;
; 99    ; PC[1]      ; TTL          ;
; 100   ; PC[3]      ; TTL          ;
; 101   ; BR[7]      ; TTL          ;
; 102   ; BR[15]     ; TTL          ;
; 103   ; MAR[0]     ; TTL          ;
; 104   ; BR[13]     ; TTL          ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; VCC_INT    ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; MAR[7]     ; TTL          ;
; 112   ; ACC[9]     ; TTL          ;
; 113   ; MBR[10]    ; TTL          ;
; 114   ; C[3]       ; TTL          ;
; 115   ; BR[11]     ; TTL          ;
; 116   ; MBR[9]     ; TTL          ;
; 117   ; VCC_INT    ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; MBR[8]     ; TTL          ;
; 120   ; DR[0]      ; TTL          ;
; 121   ; FLAGS[0]   ; TTL          ;
; 122   ; DR[3]      ; TTL          ;
; 123   ; GND_INT    ;              ;
; 124   ; GND_IO     ;              ;
; 125   ; DR[6]      ; TTL          ;
; 126   ; C[23]      ; TTL          ;
; 127   ; C[16]      ; TTL          ;
; 128   ; ACC[14]    ; TTL          ;
; 129   ; GND_INT    ;              ;
; 130   ; GND_IO     ;              ;
; 131   ; MBR[7]     ; TTL          ;
; 132   ; PC[5]      ; TTL          ;
; 133   ; PC[4]      ; TTL          ;
; 134   ; CAR[2]     ; TTL          ;
; 135   ; C[7]       ; TTL          ;
; 136   ; PC[0]      ; TTL          ;
; 137   ; VCC_INT    ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; PC[6]      ; TTL          ;
; 140   ; C[8]       ; TTL          ;
; 141   ; C[21]      ; TTL          ;
; 142   ; GND*       ;              ;
; 143   ; MBR[2]     ; TTL          ;
; 144   ; CAR[5]     ; TTL          ;
; 145   ; VCC_INT    ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; C[13]      ; TTL          ;
; 148   ; MR[5]      ; TTL          ;
; 149   ; CAR[6]     ; TTL          ;
; 150   ; C[1]       ; TTL          ;
; 151   ; GND_INT    ;              ;
; 152   ; GND_IO     ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; ACC[5]     ; TTL          ;
; 158   ; MAR[4]     ; TTL          ;
; 159   ; MAR[5]     ; TTL          ;
; 160   ; MBR[13]    ; TTL          ;
; 161   ; BR[9]      ; TTL          ;
; 162   ; MBR[14]    ; TTL          ;
; 163   ; PC[7]      ; TTL          ;
; 164   ; BR[14]     ; TTL          ;
; 165   ; VCC_IO     ;              ;
; 166   ; PC[2]      ; TTL          ;
; 167   ; BR[4]      ; TTL          ;
; 168   ; GND*       ;              ;
; 169   ; ACC[2]     ; TTL          ;
; 170   ; MAR[2]     ; TTL          ;
; 171   ; GND_IO     ;              ;
; 172   ; MBR[6]     ; TTL          ;
; 173   ; CAR[1]     ; TTL          ;
; 174   ; ACC[1]     ; TTL          ;
; 175   ; CAR[4]     ; TTL          ;
; 176   ; CAR[7]     ; TTL          ;
; 177   ; CAR[3]     ; TTL          ;
; 178   ; VCC_IO     ;              ;
; 179   ; BR[2]      ; TTL          ;
; 180   ; BR[12]     ; TTL          ;
; 181   ; VCC_INT    ;              ;
; 182   ; GND+       ;              ;
; 183   ; GND+       ;              ;
; 184   ; RESET      ; TTL          ;
; 185   ; GND_INT    ;              ;
; 186   ; BR[0]      ; TTL          ;
; 187   ; MBR[12]    ; TTL          ;
; 188   ; GND_IO     ;              ;
; 189   ; ACC[4]     ; TTL          ;
; 190   ; DR[8]      ; TTL          ;
; 191   ; MR[12]     ; TTL          ;
; 192   ; DR[9]      ; TTL          ;
; 193   ; MR[7]      ; TTL          ;
; 194   ; VCC_IO     ;              ;
; 195   ; ACC[10]    ; TTL          ;
; 196   ; MR[6]      ; TTL          ;
; 197   ; ACC[11]    ; TTL          ;
; 198   ; GND*       ;              ;
; 199   ; C[25]      ; TTL          ;
; 200   ; GND*       ;              ;
; 201   ; GND_IO     ;              ;
; 202   ; ACC[0]     ; TTL          ;
; 203   ; ACC[13]    ; TTL          ;
; 204   ; DR[15]     ; TTL          ;
; 205   ; GND*       ;              ;
; 206   ; MBR[5]     ; TTL          ;
; 207   ; MR[2]      ; TTL          ;
; 208   ; C[10]      ; TTL          ;