_primary.vhd

来自「该工具用于使用MAXII CPLD实现了Target I2C功能,例程很全,包括」· VHDL 代码 · 共 15 行

library verilog;
use verilog.vl_types.all;
entity capsense is
    port(
        cap_a           : inout  vl_logic;
        cap_b           : inout  vl_logic;
        led1            : out    vl_logic;
        led2            : out    vl_logic;
        led3            : out    vl_logic;
        led4            : out    vl_logic;
        pwr_dwn         : out    vl_logic;
        pwr_dwn_inv     : out    vl_logic
    );
end capsense;