light.fit.rpt

利用Altera公司FPGA芯片

; voice        ; Output   ; --            ; --            ; --                    ; --  ;
; danger_in    ; Input    ; ON            ; ON            ; --                    ; --  ;
; left_in      ; Input    ; ON            ; ON            ; --                    ; --  ;
; stop_in      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; right_in     ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; danger_in           ;                   ;         ;
;      - temp1[1]     ; 1                 ; ON      ;
;      - temp1[2]     ; 1                 ; ON      ;
;      - voice~reg0   ; 1                 ; ON      ;
;      - temp2~323    ; 1                 ; ON      ;
;      - temp1~472    ; 1                 ; ON      ;
;      - temp1[1]~475 ; 1                 ; ON      ;
;      - temp2~324    ; 1                 ; ON      ;
;      - temp2~327    ; 1                 ; ON      ;
; left_in             ;                   ;         ;
;      - temp1~472    ; 1                 ; ON      ;
;      - temp1[1]~475 ; 1                 ; ON      ;
;      - temp2~324    ; 1                 ; ON      ;
;      - temp2~327    ; 1                 ; ON      ;
; stop_in             ;                   ;         ;
;      - temp1[0]     ; 1                 ; OFF     ;
;      - temp1[1]     ; 1                 ; OFF     ;
;      - temp1[2]     ; 1                 ; OFF     ;
;      - temp2[0]     ; 1                 ; OFF     ;
;      - temp2[1]     ; 1                 ; OFF     ;
;      - temp2[2]     ; 1                 ; OFF     ;
;      - voice~reg0   ; 1                 ; OFF     ;
; right_in            ;                   ;         ;
;      - temp2~324    ; 0                 ; ON      ;
;      - temp2~327    ; 0                 ; ON      ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------+
; Control Signals                                                                                   ;
+---------+-------------+---------+--------------+--------+----------------------+------------------+
; Name    ; Location    ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+---------+-------------+---------+--------------+--------+----------------------+------------------+
; clk     ; PIN_16      ; 25      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; cout    ; LC_X7_Y4_N4 ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK1            ;
; stop_in ; PIN_26      ; 7       ; Async. clear ; yes    ; Global Clock         ; GCLK3            ;
+---------+-------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------+
; Global & Other Fast Signals                                               ;
+---------+-------------+---------+----------------------+------------------+
; Name    ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------+-------------+---------+----------------------+------------------+
; clk     ; PIN_16      ; 25      ; Global Clock         ; GCLK2            ;
; cout    ; LC_X7_Y4_N4 ; 7       ; Global Clock         ; GCLK1            ;
; stop_in ; PIN_26      ; 7       ; Global Clock         ; GCLK3            ;
+---------+-------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; Equal0~246   ; 9                ;
; Equal0~245   ; 9                ;
; Equal0~244   ; 9                ;
; danger_in    ; 8                ;
; temp2[2]     ; 6                ;
; temp2[1]     ; 6                ;
; temp1[1]     ; 6                ;
; temp1[0]     ; 6                ;
; temp1[2]     ; 5                ;
; Add0~392     ; 5                ;
; Add0~380     ; 5                ;
; Add0~372     ; 5                ;
; Add0~358     ; 5                ;
; left_in      ; 4                ;
; temp2~323    ; 4                ;
; temp2[0]     ; 4                ;
; Equal4~45    ; 3                ;
; right_in     ; 2                ;
; counter[22]  ; 2                ;
; counter[23]  ; 2                ;
; counter[20]  ; 2                ;
; counter[18]  ; 2                ;
; counter[17]  ; 2                ;
; counter[19]  ; 2                ;
; counter[14]  ; 2                ;
; counter[15]  ; 2                ;
; counter[12]  ; 2                ;
; counter[11]  ; 2                ;
; counter[10]  ; 2                ;
; counter[9]   ; 2                ;
; counter[1]   ; 2                ;
; counter[2]   ; 2                ;
; counter[3]   ; 2                ;
; counter[7]   ; 2                ;
; counter[8]   ; 2                ;
; counter[5]   ; 2                ;
; temp2~324    ; 2                ;
; temp1[1]~475 ; 2                ;
; temp1~473    ; 2                ;
; process1~2   ; 2                ;
; Add0~402     ; 2                ;
; counter[21]  ; 1                ;
; counter[16]  ; 1                ;
; counter[13]  ; 1                ;
; Equal0~243   ; 1                ;
; counter[0]   ; 1                ;
; Equal0~242   ; 1                ;
; counter[4]   ; 1                ;
; Equal0~241   ; 1                ;
; counter[6]   ; 1                ;
+--------------+------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 45 / 8,840 ( < 1 % )  ;
; Direct links               ; 31 / 11,506 ( < 1 % ) ;
; Global clocks              ; 3 / 8 ( 38 % )        ;
; LAB clocks                 ; 7 / 156 ( 4 % )       ;
; LUT chains                 ; 2 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 80 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 16 / 7,520 ( < 1 % )  ;