tx2bit_map.mfp

以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法

# begin MFP file E:\work\6_1pro\tx2bit_map.mfp
# Created by Xilinx Floorplanner Version E.35
 PAD P118 PAD db_x ;
 OBUF P118 O db_x ;
 PAD P117 PAD db ;
 OBUF P117 O db ;
 PAD P111 PAD da_x ;
 OBUF P111 O da_x ;
 PAD P110 PAD da ;
 OBUF P110 O da ;
 PAD P114 PAD ck_x ;
 OBUF P114 O ck_x ;
 PAD P113 PAD ck ;
 OBUF P113 O ck ;
UNBIND_ALL_RPMS ;
AG_AREA tx2bit_map CLB_R61C86:CLB_R64C90 ;
 AG_BEL DFF Q risedatb ;
 AG_BEL DFF Q risedata ;
 AG_BEL DFF Q piso4_q<2> ;
 AG_BEL DFF Q piso4_q<1> ;
 AG_BEL DFF Q piso4_q<0> ;
 AG_BEL DFF Q piso3_q<2> ;
 AG_BEL DFF Q piso3_q<1> ;
 AG_BEL DFF Q piso3_q<0> ;
 AG_BEL DFF Q piso2_q<2> ;
 AG_BEL DFF Q piso2_q<1> ;
 AG_BEL DFF Q piso2_q<0> ;
 AG_BEL DFF Q piso1_q<2> ;
 AG_BEL DFF Q piso1_q<1> ;
 AG_BEL DFF Q piso1_q<0> ;
 AG_BEL DFF Q lr ;
 AG_BEL DFF Q load_gen_lr1 ;
 AG_BEL DFF Q load_gen_lr0 ;
 AG_BEL DFF Q load_gen_lf2 ;
 AG_BEL DFF Q load_gen_lf1 ;
 AG_BEL DFF Q load_gen_lf0 ;
 AG_BEL DFF Q lf ;
 AG_BEL DFF Q falldatb ;
 AG_BEL DFF Q falldata ;
 AG_BEL DFF Q ddrc_qrise ;
 AG_BEL DFF Q ddrc_lrr ;
 AG_BEL DFF Q ddrc_lrf ;
 AG_BEL DFF Q ddrc_crr ;
 AG_BEL DFF Q ddrc_crf ;
 AG_BEL DFF Q ddrb_qrise ;
 AG_BEL DFF Q ddrb_qfall ;
 AG_BEL DFF Q ddrb_lrr ;
 AG_BEL DFF Q ddrb_lrf ;
 AG_BEL DFF Q ddrb_crr ;
 AG_BEL DFF Q ddrb_crf ;
 AG_BEL DFF Q ddra_qrise ;
 AG_BEL DFF Q ddra_qfall ;
 AG_BEL DFF Q ddra_lrr ;
 AG_BEL DFF Q ddra_lrf ;
 AG_BEL DFF Q ddra_crr ;
 AG_BEL DFF Q ddra_crf ;
 AG_BEL FG O piso4_m<2> ;
 AG_BEL FG O piso4_m<1> ;
 AG_BEL FG O piso4_m<0> ;
 AG_BEL FG O piso3_m<2> ;
 AG_BEL FG O piso3_m<1> ;
 AG_BEL FG O piso3_m<0> ;
 AG_BEL FG O piso2_m<2> ;
 AG_BEL FG O piso2_m<1> ;
 AG_BEL FG O piso2_m<0> ;
 AG_BEL FG O piso1_m<2> ;
 AG_BEL FG O piso1_m<1> ;
 AG_BEL FG O piso1_m<0> ;
 AG_BEL FG O ddrc_qsel ;
 AG_BEL FG O ddrb_qsel ;
 AG_BEL FG O ddra_qsel ;
 AG_BEL FG O c ;
 AG_BEL FG O b ;
 AG_BEL FG O a ;
# end of E:\work\6_1pro\tx2bit_map.mfp