xst_module_b.gfl

来自「一个简单的Modular Design设计,源代码」· GFL 代码 · 共 12 行

GFL
12 行
字号 
# Verilog : PDCL (jhdparse)
__projnav/module_b_jhdparse_tcl.rsp
# xst flow : RunXST
module_b.syr
module_b.ngr
module_b.prj
module_b.sprj
module_b.ana
module_b.stx
module_b.cmd_log
module_b.ngc

xst_module_b.gfl - 源码说明

本页面展示了「一个简单的Modular Design设计,源代码」中的 xst_module_b.gfl 源码文件，采用 GFL 编程语言编写，共 12 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?