plj.hier_info

数字测频器

|plj
start => q[25].ACLR
start => q[24].ACLR
start => q[23].ACLR
start => q[22].ACLR
start => q[21].ACLR
start => q[20].ACLR
start => q[19].ACLR
start => q[18].ACLR
start => q[17].ACLR
start => q[16].ACLR
start => q[15].ACLR
start => q[14].ACLR
start => q[13].ACLR
start => q[12].ACLR
start => q[11].ACLR
start => q[10].ACLR
start => q[9].ACLR
start => q[8].ACLR
start => q[7].ACLR
start => q[6].ACLR
start => q[5].ACLR
start => q[4].ACLR
start => q[3].ACLR
start => q[2].ACLR
start => q[1].ACLR
start => q[0].ACLR
start => b1[3].ACLR
start => b1[2].ACLR
start => b1[1].ACLR
start => b1[0].ACLR
start => b2[3].ACLR
start => b2[2].ACLR
start => b2[1].ACLR
start => b2[0].ACLR
start => b3[3].ACLR
start => b3[2].ACLR
start => b3[1].ACLR
start => b3[0].ACLR
start => b4[3].ACLR
start => b4[2].ACLR
start => b4[1].ACLR
start => b4[0].ACLR
start => b5[3].ACLR
start => b5[2].ACLR
start => b5[1].ACLR
start => b5[0].ACLR
start => b6[3].ACLR
start => b6[2].ACLR
start => b6[1].ACLR
start => b6[0].ACLR
start => b7[3].ACLR
start => b7[2].ACLR
start => b7[1].ACLR
start => b7[0].ACLR
start => second~0.IN1
clk => q[25].CLK
clk => q[24].CLK
clk => q[23].CLK
clk => q[22].CLK
clk => q[21].CLK
clk => q[20].CLK
clk => q[19].CLK
clk => q[18].CLK
clk => q[17].CLK
clk => q[16].CLK
clk => q[15].CLK
clk => q[14].CLK
clk => q[13].CLK
clk => q[12].CLK
clk => q[11].CLK
clk => q[10].CLK
clk => q[9].CLK
clk => q[8].CLK
clk => q[7].CLK
clk => q[6].CLK
clk => q[5].CLK
clk => q[4].CLK
clk => q[3].CLK
clk => q[2].CLK
clk => q[1].CLK
clk => q[0].CLK
clk => bcd3[3].CLK
clk => bcd3[2].CLK
clk => bcd3[1].CLK
clk => bcd3[0].CLK
clk => bcd2[3].CLK
clk => bcd2[2].CLK
clk => bcd2[1].CLK
clk => bcd2[0].CLK
clk => bcd1[3].CLK
clk => bcd1[2].CLK
clk => bcd1[1].CLK
clk => bcd1[0].CLK
clk => bcd0[3].CLK
clk => bcd0[2].CLK
clk => bcd0[1].CLK
clk => bcd0[0].CLK
clk => sss[3].CLK
clk => sss[2].CLK
clk => sss[1].CLK
clk => sss[0].CLK
clk => qq[25].CLK
clk => qq[24].CLK
clk => qq[23].CLK
clk => qq[22].CLK
clk => qq[21].CLK
clk => qq[20].CLK
clk => qq[19].CLK
clk => qq[18].CLK
clk => qq[17].CLK
clk => qq[16].CLK
clk => qq[15].CLK
clk => qq[14].CLK
clk => qq[13].CLK
clk => qq[12].CLK
clk => qq[11].CLK
clk => qq[10].CLK
clk => qq[9].CLK
clk => qq[8].CLK
clk => qq[7].CLK
clk => qq[6].CLK
clk => qq[5].CLK
clk => qq[4].CLK
clk => qq[3].CLK
clk => qq[2].CLK
clk => qq[1].CLK
clk => qq[0].CLK
clk => bcd[3].CLK
clk => bcd[2].CLK
clk => bcd[1].CLK
clk => bcd[0].CLK
clk => w1[3]~reg0.CLK
clk => w1[2]~reg0.CLK
clk => w1[1]~reg0.CLK
clk => w1[0]~reg0.CLK
clk => yy1[0]~reg0.CLK
clk1 => bclk.IN0
yy1[0] <= yy1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
yy1[1] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
yy1[2] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
yy1[3] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
yy1[4] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
yy1[5] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
yy1[6] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
yy1[7] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE
w1[0] <= w1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
w1[1] <= w1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
w1[2] <= w1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
w1[3] <= w1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE