📄 plj.fit.rpt
字号:
; ALUTs Used ; 168 / 12,480 ( 1 % ) ;
; Dedicated logic registers ; 110 / 12,480 ( < 1 % ) ;
; ; ;
; ALUTs Unavailable ; 14 ;
; -- Due to unpartnered 7 input function ; 0 ;
; -- Due to unpartnered 6 input function ; 14 ;
; ; ;
; Combinational ALUT usage by number of inputs ; ;
; -- 7 input functions ; 0 ;
; -- 6 input functions ; 27 ;
; -- 5 input functions ; 25 ;
; -- 4 input functions ; 43 ;
; -- <=3 input functions ; 73 ;
; ; ;
; Combinational ALUTs by mode ; ;
; -- normal mode ; 116 ;
; -- extended LUT mode ; 0 ;
; -- arithmetic mode ; 52 ;
; -- shared arithmetic mode ; 0 ;
; ; ;
; Logic utilization ; 182 / 12,480 ( 1 % ) ;
; -- ALUT/register pairs used ; 168 ;
; -- Combinational with no register ; 58 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 110 ;
; -- ALUT/register pairs unavailable ; 14 ;
; ; ;
; Total registers* ; 110 / 14,410 ( < 1 % ) ;
; -- Dedicated logic registers ; 110 / 12,480 ( < 1 % ) ;
; -- I/O registers ; 0 / 1,930 ( 0 % ) ;
; ; ;
; ALMs: partially or completely used ; 101 / 6,240 ( 2 % ) ;
; ; ;
; Total LABs: partially or completely used ; 19 / 780 ( 2 % ) ;
; ; ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 15 / 343 ( 4 % ) ;
; -- Clock pins ; 5 / 16 ( 31 % ) ;
; Global signals ; 3 ;
; M512s ; 0 / 104 ( 0 % ) ;
; M4Ks ; 0 / 78 ( 0 % ) ;
; Total block memory bits ; 0 / 419,328 ( 0 % ) ;
; Total block memory implementation bits ; 0 / 419,328 ( 0 % ) ;
; DSP block 9-bit elements ; 0 / 96 ( 0 % ) ;
; PLLs ; 0 / 6 ( 0 % ) ;
; Global clocks ; 3 / 16 ( 19 % ) ;
; Regional clocks ; 0 / 32 ( 0 % ) ;
; SERDES transmitters ; 0 / 38 ( 0 % ) ;
; SERDES receivers ; 0 / 42 ( 0 % ) ;
; Average interconnect usage ; 0% ;
; Peak interconnect usage ; 0% ;
; Maximum fan-out node ; start~clkctrl ;
; Maximum fan-out ; 56 ;
; Highest non-global fan-out signal ; LessThan7~565 ;
; Highest non-global fan-out ; 35 ;
; Total fan-out ; 1001 ;
; Average fan-out ; 3.37 ;
+----------------------------------------------+------------------------+
* Register count does not include registers inside block RAM or DSP blocks.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; N20 ; 1 ; 0 ; 10 ; 1 ; 27 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; clk1 ; M20 ; 2 ; 0 ; 16 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; start ; M21 ; 2 ; 0 ; 16 ; 2 ; 3 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; w1[0] ; C12 ; 4 ; 22 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; w1[1] ; AA11 ; 7 ; 22 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; w1[2] ; K1 ; 5 ; 40 ; 17 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
; w1[3] ; B10 ; 9 ; 25 ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; yy1[0] ; A10 ; 9 ; 25 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; yy1[1] ; A8 ; 4 ; 26 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; yy1[2] ; L3 ; 5 ; 40 ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
; yy1[3] ; K2 ; 5 ; 40 ; 17 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
; yy1[4] ; L2 ; 5 ; 40 ; 16 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
; yy1[5] ; C9 ; 9 ; 26 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; yy1[6] ; AA8 ; 7 ; 26 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; yy1[7] ; V9 ; 10 ; 26 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+----------------------------------------------------------+
; I/O Bank Usage ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1 ; 1 / 40 ( 3 % ) ; 3.3V ; -- ;
; 2 ; 2 / 44 ( 5 % ) ; 3.3V ; -- ;
; 3 ; 1 / 50 ( 2 % ) ; 3.3V ; -- ;
; 4 ; 2 / 35 ( 6 % ) ; 3.3V ; -- ;
; 5 ; 4 / 44 ( 9 % ) ; 3.3V ; -- ;
; 6 ; 0 / 40 ( 0 % ) ; 3.3V ; -- ;
; 7 ; 2 / 34 ( 6 % ) ; 3.3V ; -- ;
; 8 ; 0 / 43 ( 0 % ) ; 3.3V ; -- ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -