📄 dds.fit.rpt
字号:
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 68 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 1 ;
; 8 ; 1 ;
; 9 ; 0 ;
; 10 ; 1 ;
+----------------------------+----------------+
+----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+-------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
; A ; 3 / 96 ( 3 % ) ; 9 / 48 ( 18 % ) ; 0 / 48 ( 0 % ) ;
; B ; 10 / 96 ( 10 % ) ; 28 / 48 ( 58 % ) ; 0 / 48 ( 0 % ) ;
; C ; 4 / 96 ( 4 % ) ; 9 / 48 ( 18 % ) ; 0 / 48 ( 0 % ) ;
; Total ; 17 / 288 ( 5 % ) ; 46 / 144 ( 31 % ) ; 0 / 144 ( 0 % ) ;
+-------+-------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 1 / 24 ( 4 % ) ;
; 2 ; 1 / 24 ( 4 % ) ;
; 3 ; 1 / 24 ( 4 % ) ;
; 4 ; 1 / 24 ( 4 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 1 / 24 ( 4 % ) ;
; 8 ; 0 / 24 ( 0 % ) ;
; 9 ; 1 / 24 ( 4 % ) ;
; 10 ; 4 / 24 ( 16 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 6 / 24 ( 25 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 0 / 24 ( 0 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 1 / 24 ( 4 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 0 / 24 ( 0 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; Total ; 17 / 576 ( 2 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 1 / 24 ( 4 % ) ;
; Total ; 1 / 24 ( 4 % ) ;
+-------+-------------------+
+----------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+-------------------------+
; Resource ; Usage ;
+--------------------------------+-------------------------+
; Registers ; 9 / 576 ( 1 % ) ;
; Total LABs ; 0 / 72 ( 0 % ) ;
; Logic elements in carry chains ; 18 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 29 / 59 ( 49 % ) ;
; -- Clock pins ; 3 ;
; -- Dedicated input pins ; 5 / 4 ( 125 % ) ;
; Global signals ; 1 ;
; EABs ; 3 / 3 ( 100 % ) ;
; Total memory bits ; 5,120 / 6,144 ( 83 % ) ;
; Total RAM block bits ; 6,144 / 6,144 ( 100 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 19 ;
; Total fan-out ; 180 ;
; Average fan-out ; 2.73 ;
+--------------------------------+-------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------------+
; |dds ; 27 (0) ; 9 ; 5120 ; 29 ; 18 (0) ; 9 (0) ; 0 (0) ; 18 (0) ; |dds ;
; |lpm_add_sub0:inst4| ; 9 (0) ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |dds|lpm_add_sub0:inst4 ;
; |lpm_add_sub:lpm_add_sub_component| ; 9 (0) ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |dds|lpm_add_sub0:inst4|lpm_add_sub:lpm_add_sub_component ;
; |addcore:adder| ; 9 (1) ; 0 ; 0 ; 0 ; 9 (1) ; 0 (0) ; 0 (0) ; 9 (1) ; |dds|lpm_add_sub0:inst4|lpm_add_sub:lpm_add_sub_component|addcore:adder ;
; |a_csnbuffer:result_node| ; 8 (8) ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 0 (0) ; 8 (8) ; |dds|lpm_add_sub0:inst4|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub0:inst6| ; 9 (0) ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |dds|lpm_add_sub0:inst6 ;
; |lpm_add_sub:lpm_add_sub_component| ; 9 (0) ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |dds|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component ;
; |addcore:adder| ; 9 (1) ; 0 ; 0 ; 0 ; 9 (1) ; 0 (0) ; 0 (0) ; 9 (1) ; |dds|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder ;
; |a_csnbuffer:result_node| ; 8 (8) ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 0 (0) ; 8 (8) ; |dds|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node ;
; |lpm_dff1:inst| ; 9 (0) ; 9 ; 0 ; 0 ; 0 (0) ; 9 (0) ; 0 (0) ; 0 (0) ; |dds|lpm_dff1:inst ;
; |lpm_ff:lpm_ff_component| ; 9 (9) ; 9 ; 0 ; 0 ; 0 (0) ; 9 (9) ; 0 (0) ; 0 (0) ; |dds|lpm_dff1:inst|lpm_ff:lpm_ff_component ;
; |lpm_rom0:inst3| ; 0 (0) ; 0 ; 5120 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|lpm_rom0:inst3 ;
; |lpm_rom:lpm_rom_component| ; 0 (0) ; 0 ; 5120 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|lpm_rom0:inst3|lpm_rom:lpm_rom_component ;
; |altrom:srom| ; 0 (0) ; 0 ; 5120 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|lpm_rom0:inst3|lpm_rom:lpm_rom_component|altrom:srom ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------------+
+--------------------------------------+
; Delay Chain Summary ;
+-------------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+-------------+----------+-------------+
; clk ; Input ; OFF ;
; phase[8] ; Input ; OFF ;
; phase[0] ; Input ; OFF ;
; phase[1] ; Input ; OFF ;
; phase[2] ; Input ; OFF ;
; phase[3] ; Input ; OFF ;
; phase[4] ; Input ; OFF ;
; phase[5] ; Input ; OFF ;
; phase[6] ; Input ; OFF ;
; phase[7] ; Input ; OFF ;
; freword[8] ; Input ; OFF ;
; freword[0] ; Input ; OFF ;
; freword[1] ; Input ; OFF ;
; freword[2] ; Input ; OFF ;
; freword[3] ; Input ; OFF ;
; freword[4] ; Input ; OFF ;
; freword[5] ; Input ; OFF ;
; freword[6] ; Input ; OFF ;
; freword[7] ; Input ; OFF ;
; sinvalue[9] ; Output ; OFF ;
; sinvalue[8] ; Output ; OFF ;
; sinvalue[7] ; Output ; OFF ;
; sinvalue[6] ; Output ; OFF ;
; sinvalue[5] ; Output ; OFF ;
; sinvalue[4] ; Output ; OFF ;
; sinvalue[3] ; Output ; OFF ;
; sinvalue[2] ; Output ; OFF ;
; sinvalue[1] ; Output ; OFF ;
; sinvalue[0] ; Output ; OFF ;
+-------------+----------+-------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary ;
+--------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+---------------------+
; Name ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF ; Location ;
+--------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+---------------------+
; lpm_rom0:inst3|lpm_rom:lpm_rom_component|altrom:srom|content ; ROM ; 512 ; 10 ; -- ; -- ; no ; no ; -- ; -- ; 0 ; 3 ; D:/5120.mif ; ESB_A, ESB_B, ESB_C ;
+--------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+---------------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/My_Designs/max/dds.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Mon May 08 10:23:52 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off dds -c dds
Info: Automatically selected device EPF10K10LC84-3 for design dds
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Mon May 08 2006 at 10:23:52
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Mon May 08 10:23:54 2006
Info: Elapsed time: 00:00:03
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -