📄 matri_key.fit.rpt
字号:
; 7 ; 3 ;
; 8 ; 4 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 67 ;
; 1 ; 0 ;
; 2 ; 1 ;
; 3 ; 1 ;
; 4 ; 1 ;
; 5 ; 1 ;
; 6 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1 ; 58 ;
; 2 - 3 ; 5 ;
; 4 - 5 ; 3 ;
; 6 - 7 ; 2 ;
; 8 - 9 ; 3 ;
; 10 - 11 ; 0 ;
; 12 - 13 ; 0 ;
; 14 - 15 ; 0 ;
; 16 - 17 ; 0 ;
; 18 - 19 ; 1 ;
+----------------------------+----------------+
+----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-----------------------------------------------------------------------------------------
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
; A ; 2 / 96 ( 2 % ) ; 0 / 48 ( 0 % ) ; 3 / 48 ( 6 % ) ;
; B ; 10 / 96 ( 10 % ) ; 2 / 48 ( 4 % ) ; 6 / 48 ( 12 % ) ;
; C ; 5 / 96 ( 5 % ) ; 1 / 48 ( 2 % ) ; 36 / 48 ( 75 % ) ;
; Total ; 17 / 288 ( 5 % ) ; 3 / 144 ( 2 % ) ; 45 / 144 ( 31 % ) ;
+-------+-------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 0 / 24 ( 0 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 2 / 24 ( 8 % ) ;
; 7 ; 1 / 24 ( 4 % ) ;
; 8 ; 1 / 24 ( 4 % ) ;
; 9 ; 1 / 24 ( 4 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 3 / 24 ( 12 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 2 / 24 ( 8 % ) ;
; 18 ; 1 / 24 ( 4 % ) ;
; 19 ; 2 / 24 ( 8 % ) ;
; 20 ; 1 / 24 ( 4 % ) ;
; 21 ; 2 / 24 ( 8 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; Total ; 16 / 576 ( 2 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; Total ; 0 / 24 ( 0 % ) ;
+-------+-------------------+
+---------------------------------------------------+
; Fitter Resource Usage Summary ;
+----------------------------------------------------
; Resource ; Usage ;
+------------------------------+--------------------+
; Logic cells ; 75 / 576 ( 13 % ) ;
; Registers ; 35 / 576 ( 6 % ) ;
; Logic cells in carry chains ; 32 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 23 / 59 ( 38 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 2 ;
; EABs ; 0 / 3 ( 0 % ) ;
; Total memory bits ; 0 / 12,288 ( 0 % ) ;
; Total RAM block bits ; 0 / 12,288 ( 0 % ) ;
; Maximum fan-out node ; division:U1|i~0 ;
; Maximum fan-out ; 33 ;
; Total fan-out ; 263 ;
; Average fan-out ; 2.68 ;
+------------------------------+--------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
; |matrix_key ; 75 (32) ; 35 ; 0 ; 23 ; 40 (30) ; 2 (1) ; 33 (1) ; 32 (0) ; |matrix_key ;
; |division:U1| ; 43 (11) ; 33 ; 0 ; 0 ; 10 (10) ; 1 (1) ; 32 (0) ; 32 (0) ; |matrix_key|division:U1 ;
; |lpm_counter:coutQ_rtl_0| ; 32 (0) ; 32 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 32 (0) ; 32 (0) ; |matrix_key|division:U1|lpm_counter:coutQ_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 32 (32) ; 32 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 32 (32) ; 32 (32) ; |matrix_key|division:U1|lpm_counter:coutQ_rtl_0|alt_counter_f10ke:wysi_counter ;
+-------------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
+--------------------------------------+
; Delay Chain Summary ;
+---------------------------------------
; Name ; Pin Type ; Pad to Core ;
+-------------+----------+-------------+
; line[0] ; Input ; OFF ;
; line[1] ; Input ; OFF ;
; line[3] ; Input ; OFF ;
; line[2] ; Input ; OFF ;
; clk ; Input ; OFF ;
; display[13] ; Output ; OFF ;
; display[12] ; Output ; OFF ;
; display[11] ; Output ; OFF ;
; display[10] ; Output ; OFF ;
; display[9] ; Output ; OFF ;
; display[8] ; Output ; OFF ;
; display[7] ; Output ; OFF ;
; display[6] ; Output ; OFF ;
; display[5] ; Output ; OFF ;
; display[4] ; Output ; OFF ;
; display[3] ; Output ; OFF ;
; display[2] ; Output ; OFF ;
; display[1] ; Output ; OFF ;
; display[0] ; Output ; OFF ;
; row[3] ; Output ; OFF ;
; row[2] ; Output ; OFF ;
; row[1] ; Output ; OFF ;
; row[0] ; Output ; OFF ;
+-------------+----------+-------------+
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in E:/yys/Matri_key/Matri_key.pin.
+------------------+
; Fitter Messages ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.0 Build 190 1/28/2004 SJ Full Version
Info: Processing started: Thu Dec 13 15:40:43 2007
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off Matri_key -c Matri_key
Info: Selected device EPF10K10LC84-4 for design Matri_key
Info: Timing requirements not specified -- optimizing all clocks equally to maximize operation frequency
Info: Inserted 3 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Dec 13 2007 at 15:40:44
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Dec 13 15:40:46 2007
Info: Elapsed time: 00:00:03
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -