fft_test.sap

来自「用vhdl编写的FFT的代码,很全,很强大.」· SAP 代码 · 共 35 行

n work fft_test verilog;

gi u1;
ai .hdla_expand_thru 1;


gi u1;
ai .rtl_dangling_pins "edone";


gi u2;
ai .hdla_expand_thru 1;


gi rfd1;
ai .clock "NONE";
ai .clock_edge "rise";
ai .async_reset "n:reset";
gp C;
ap .is_clock 1;
ap .clock "NONE";
ap .clock_edge "rise";

gi ram_addr[6:0];
ai .clock "NONE";
ai .clock_edge "rise";
ai .async_set "n:reset";
gp C;
ap .is_clock 1;
ap .clock "NONE";
ap .clock_edge "rise";
av .syn_compile_point 1;
av .compile_point_name fft_test;