📄 eecadd_8.fit.rpt
字号:
+-------+------------------------+---------------------+------------------------+
; Row ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+-------+------------------------+---------------------+------------------------+
; A ; 100 ; 3 / 100 ( 3 % ) ; 0 / 200 ( 0 % ) ;
; B ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; C ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; D ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; E ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; F ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; G ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; H ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; I ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; J ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; K ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; L ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; M ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; N ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; O ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; P ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; Q ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; R ; 100 ; 0 / 100 ( 0 % ) ; 0 / 200 ( 0 % ) ;
; Total ; 1800 ; 3 / 1800 ( < 1 % ) ; 0 / 3600 ( 0 % ) ;
+-------+------------------------+---------------------+------------------------+
+-------------------------------------------------------------------------------------------+
; LAB Column Interconnect ;
+--------------+------+------------------------+-------------------+------------------------+
; MegaLAB Col. ; Col. ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+--------------+------+------------------------+-------------------+------------------------+
; 1 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 10 / 160 ( 6 % ) ;
; 1 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 1 / 160 ( < 1 % ) ;
; 1 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 1 / 160 ( < 1 % ) ;
; 1 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 1 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 2 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 3 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 1 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 2 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 3 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 4 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 5 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 6 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 7 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 8 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 9 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 10 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 11 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 12 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 13 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 14 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 15 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 16 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; 4 ; 17 ; 80 ; 0 / 80 ( 0 % ) ; 0 / 160 ( 0 % ) ;
; Total ; ; 5440 ; 0 / 5440 ( 0 % ) ; 12 / 10880 ( < 1 % ) ;
+--------------+------+------------------------+-------------------+------------------------+
+-----------------------------------------------------------------------------+
; ESB Column Interconnect ;
+-------+------------------------+-------------------+------------------------+
; Col. ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+-------+------------------------+-------------------+------------------------+
; 0 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; 1 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; 2 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; 3 ; 128 ; 0 / 128 ( 0 % ) ; 0 / 256 ( 0 % ) ;
; Total ; 512 ; 0 / 512 ( 0 % ) ; 0 / 1024 ( 0 % ) ;
+-------+------------------------+-------------------+------------------------+
+---------------------------------------------------------+
; Fitter Resource Usage Summary ;
+-----------------------------------+---------------------+
; Resource ; Usage ;
+-----------------------------------+---------------------+
; Registers ; 0 / 11,520 ( 0 % ) ;
; Logic elements in carry chains ; 4 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 26 / 152 ( 17 % ) ;
; -- Clock pins ; 4 / 4 ( 100 % ) ;
; -- Dedicated input pins ; 2 / 4 ( 50 % ) ;
; Global signals ; 0 ;
; ESBs ; 0 / 72 ( 0 % ) ;
; Macrocells ; 0 / 1,152 ( 0 % ) ;
; ESB pterm bits used ; 0 / 147,456 ( 0 % ) ;
; ESB CAM bits used ; 0 / 147,456 ( 0 % ) ;
; Total memory bits ; 0 / 147,456 ( 0 % ) ;
; Total RAM block bits ; 0 / 147,456 ( 0 % ) ;
; FastRow interconnects ; 0 / 120 ( 0 % ) ;
; Maximum fan-out node ; co[3]~320 ;
; Maximum fan-out ; 7 ;
; Highest non-global fan-out signal ; co[3]~320 ;
; Highest non-global fan-out ; 7 ;
; Total fan-out ; 131 ;
; Average fan-out ; 2.02 ;
+-----------------------------------+---------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; |eecadd_8 ; 39 (39) ; 0 ; 0 ; 26 ; 0 ; 39 (39) ; 0 (0) ; 0 (0) ; 4 (4) ; 0 (0) ; |eecadd_8 ;
+----------------------------+-------------+--------------+-------------+------+--------------+---⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -