📄 8.tan.rpt
字号:
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 23.75 MHz ( period = 42.102 ns ) ; ADC0809:inst3|regl[4] ; hd7279:inst|data_tmp[4] ; clk ; clk ; None ; None ; 16.690 ns ;
; N/A ; 23.82 MHz ( period = 41.988 ns ) ; ADC0809:inst3|regl[3] ; hd7279:inst|data_tmp[2] ; clk ; clk ; None ; None ; 16.647 ns ;
; N/A ; 23.84 MHz ( period = 41.942 ns ) ; ADC0809:inst3|regl[3] ; hd7279:inst|data_tmp[4] ; clk ; clk ; None ; None ; 16.624 ns ;
; N/A ; 23.88 MHz ( period = 41.874 ns ) ; ADC0809:inst3|regl[3] ; hd7279:inst|data_tmp[0] ; clk ; clk ; None ; None ; 16.592 ns ;
; N/A ; 24.00 MHz ( period = 41.674 ns ) ; ADC0809:inst3|regl[4] ; hd7279:inst|data_tmp[0] ; clk ; clk ; None ; None ; 16.478 ns ;
; N/A ; 24.08 MHz ( period = 41.526 ns ) ; ADC0809:inst3|regl[4] ; hd7279:inst|data_tmp[2] ; clk ; clk ; None ; None ; 16.402 ns ;
; N/A ; 24.20 MHz ( period = 41.324 ns ) ; ADC0809:inst3|regl[3] ; hd7279:inst|data_tmp[5] ; clk ; clk ; None ; None ; 16.317 ns ;
; N/A ; 24.21 MHz ( period = 41.310 ns ) ; ADC0809:inst3|regl[4] ; hd7279:inst|data_tmp[3] ; clk ; clk ; None ; None ; 16.294 ns ;
; N/A ; 24.30 MHz ( period = 41.150 ns ) ; ADC0809:inst3|regl[3] ; hd7279:inst|data_tmp[3] ; clk ; clk ; None ; None ; 16.228 ns ;
; N/A ; 24.33 MHz ( period = 41.104 ns ) ; ADC0809:inst3|regl[4] ; hd7279:inst|data_tmp[5] ; clk ; clk ; None ; None ; 16.193 ns ;
; N/A ; 24.36 MHz ( period = 41.050 ns ) ; ADC0809:inst3|regl[1] ; hd7279:inst|data_tmp[4] ; clk ; clk ; None ; None ; 16.177 ns ;
; N/A ; 24.40 MHz ( period = 40.986 ns ) ; ADC0809:inst3|regl[3] ; hd7279:inst|data_tmp[1] ; clk ; clk ; None ; None ; 16.146 ns ;
; N/A ; 24.54 MHz ( period = 40.748 ns ) ; ADC0809:inst3|regl[1] ; hd7279:inst|data_tmp[2] ; clk ; clk ; None ; None ; 16.026 ns ;
; N/A ; 24.61 MHz ( period = 40.634 ns ) ; ADC0809:inst3|regl[1] ; hd7279:inst|data_tmp[0] ; clk ; clk ; None ; None ; 15.971 ns ;
; N/A ; 24.65 MHz ( period = 40.560 ns ) ; ADC0809:inst3|regl[3] ; hd7279:inst|data_tmp[6] ; clk ; clk ; None ; None ; 15.933 ns ;
; N/A ; 24.68 MHz ( period = 40.524 ns ) ; ADC0809:inst3|regl[4] ; hd7279:inst|data_tmp[1] ; clk ; clk ; None ; None ; 15.901 ns ;
; N/A ; 24.68 MHz ( period = 40.518 ns ) ; ADC0809:inst3|regl[2] ; hd7279:inst|data_tmp[4] ; clk ; clk ; None ; None ; 15.910 ns ;
; N/A ; 24.71 MHz ( period = 40.468 ns ) ; ADC0809:inst3|regl[2] ; hd7279:inst|data_tmp[2] ; clk ; clk ; None ; None ; 15.885 ns ;
; N/A ; 24.78 MHz ( period = 40.354 ns ) ; ADC0809:inst3|regl[2] ; hd7279:inst|data_tmp[0] ; clk ; clk ; None ; None ; 15.830 ns ;
; N/A ; 24.84 MHz ( period = 40.258 ns ) ; ADC0809:inst3|regl[1] ; hd7279:inst|data_tmp[3] ; clk ; clk ; None ; None ; 15.781 ns ;
; N/A ; 24.94 MHz ( period = 40.098 ns ) ; ADC0809:inst3|regl[4] ; hd7279:inst|data_tmp[6] ; clk ; clk ; None ; None ; 15.688 ns ;
; N/A ; 24.95 MHz ( period = 40.084 ns ) ; ADC0809:inst3|regl[1] ; hd7279:inst|data_tmp[5] ; clk ; clk ; None ; None ; 15.696 ns ;
; N/A ; 25.12 MHz ( period = 39.804 ns ) ; ADC0809:inst3|regl[2] ; hd7279:inst|data_tmp[5] ; clk ; clk ; None ; None ; 15.555 ns ;
; N/A ; 25.13 MHz ( period = 39.796 ns ) ; ADC0809:inst3|regl[7] ; hd7279:inst|data_tmp[4] ; clk ; clk ; None ; None ; 15.577 ns ;
; N/A ; 25.16 MHz ( period = 39.746 ns ) ; ADC0809:inst3|regl[1] ; hd7279:inst|data_tmp[1] ; clk ; clk ; None ; None ; 15.525 ns ;
; N/A ; 25.17 MHz ( period = 39.726 ns ) ; ADC0809:inst3|regl[2] ; hd7279:inst|data_tmp[3] ; clk ; clk ; None ; None ; 15.514 ns ;
; N/A ; 25.34 MHz ( period = 39.466 ns ) ; ADC0809:inst3|regl[2] ; hd7279:inst|data_tmp[1] ; clk ; clk ; None ; None ; 15.384 ns ;
; N/A ; 25.40 MHz ( period = 39.368 ns ) ; ADC0809:inst3|regl[7] ; hd7279:inst|data_tmp[0] ; clk ; clk ; None ; None ; 15.365 ns ;
; N/A ; 25.43 MHz ( period = 39.320 ns ) ; ADC0809:inst3|regl[1] ; hd7279:inst|data_tmp[6] ; clk ; clk ; None ; None ; 15.312 ns ;
; N/A ; 25.50 MHz ( period = 39.220 ns ) ; ADC0809:inst3|regl[7] ; hd7279:inst|data_tmp[2] ; clk ; clk ; None ; None ; 15.289 ns ;
; N/A ; 25.61 MHz ( period = 39.040 ns ) ; ADC0809:inst3|regl[2] ; hd7279:inst|data_tmp[6] ; clk ; clk ; None ; None ; 15.171 ns ;
; N/A ; 25.64 MHz ( period = 39.004 ns ) ; ADC0809:inst3|regl[7] ; hd7279:inst|data_tmp[3] ; clk ; clk ; None ; None ; 15.181 ns ;
; N/A ; 25.77 MHz ( period = 38.798 ns ) ; ADC0809:inst3|regl[7] ; hd7279:inst|data_tmp[5] ; clk ; clk ; None ; None ; 15.080 ns ;
; N/A ; 25.91 MHz ( period = 38.594 ns ) ; ADC0809:inst3|regl[5] ; hd7279:inst|data_tmp[0] ; clk ; clk ; None ; None ; 14.937 ns ;
; N/A ; 25.93 MHz ( period = 38.558 ns ) ; ADC0809:inst3|regl[5] ; hd7279:inst|data_tmp[4] ; clk ; clk ; None ; None ; 14.917 ns ;
; N/A ; 26.13 MHz ( period = 38.274 ns ) ; ADC0809:inst3|regl[6] ; hd7279:inst|data_tmp[0] ; clk ; clk ; None ; None ; 14.776 ns ;
; N/A ; 26.15 MHz ( period = 38.238 ns ) ; ADC0809:inst3|regl[6] ; hd7279:inst|data_tmp[4] ; clk ; clk ; None ; None ; 14.756 ns ;
; N/A ; 26.17 MHz ( period = 38.218 ns ) ; ADC0809:inst3|regl[7] ; hd7279:inst|data_tmp[1] ; clk ; clk ; None ; None ; 14.788 ns ;
; N/A ; 26.26 MHz ( period = 38.086 ns ) ; ADC0809:inst3|regl[5] ; hd7279:inst|data_tmp[5] ; clk ; clk ; None ; None ; 14.683 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -