📄 a1.spl

📁 Verilog编程

💻 SPL

字号:

[Inputs]
clk
Aclr
rst
=accum[27:0]=
[Outputs]
=Q[27:0]=
[BiDir]
[ATTRIBUTES]
VeriModel a1

复制代码 Ctrl + C

搜索代码 Ctrl + F

全屏模式 F11

切换主题 Ctrl + Shift + D

显示快捷键 ?

增大字号 Ctrl + =

减小字号 Ctrl + -