b.v

来自「Verilog编程」· Verilog 代码 · 共 11 行

module b(A,B,Q);

input [27:0] A,B;
output  [27:0] Q;

assign Q=A+B;



endmodule