jtag.hier_info

Altera公司调试CPLD/FPGA用的USBblaster的制作文档

|JTAG
nWR <= jtag_logic:inst6.WR
CLK12MHz => jtag_logic:inst6.CLK
nRXF => jtag_logic:inst6.nRXF
nTXE => jtag_logic:inst6.nTXE
TDO3 => jtag_logic:inst6.B_TDO
FD[0] <= jtag_logic:inst6.D[0]
FD[1] <= jtag_logic:inst6.D[1]
FD[2] <= jtag_logic:inst6.D[2]
FD[3] <= jtag_logic:inst6.D[3]
FD[4] <= jtag_logic:inst6.D[4]
FD[5] <= jtag_logic:inst6.D[5]
FD[6] <= jtag_logic:inst6.D[6]
FD[7] <= jtag_logic:inst6.D[7]
nRD <= jtag_logic:inst6.nRD
TCK1 <= jtag_logic:inst6.B_TCK
TMS5 <= jtag_logic:inst6.B_TMS
TDI9 <= jtag_logic:inst6.B_TDI


|JTAG|jtag_logic:inst6
CLK => state[0].CLK
CLK => state[1].CLK
CLK => state[2].CLK
CLK => state[3].CLK
CLK => carry.CLK
CLK => do_output.CLK
CLK => bitcount[0].CLK
CLK => bitcount[1].CLK
CLK => bitcount[2].CLK
CLK => bitcount[3].CLK
CLK => bitcount[4].CLK
CLK => bitcount[5].CLK
CLK => bitcount[6].CLK
CLK => bitcount[7].CLK
CLK => bitcount[8].CLK
CLK => B_OE~reg0.CLK
CLK => B_TDI~reg0.CLK
CLK => B_NCS~reg0.CLK
CLK => B_NCE~reg0.CLK
CLK => B_TMS~reg0.CLK
CLK => B_TCK~reg0.CLK
CLK => D[0]~reg0.CLK
CLK => D[0]~en.CLK
CLK => D[1]~reg0.CLK
CLK => D[1]~en.CLK
CLK => D[2]~reg0.CLK
CLK => D[2]~en.CLK
CLK => D[3]~reg0.CLK
CLK => D[3]~en.CLK
CLK => D[4]~reg0.CLK
CLK => D[4]~en.CLK
CLK => D[5]~reg0.CLK
CLK => D[5]~en.CLK
CLK => D[6]~reg0.CLK
CLK => D[6]~en.CLK
CLK => D[7]~reg0.CLK
CLK => D[7]~en.CLK
CLK => WR~reg0.CLK
CLK => ioshifter[0].CLK
CLK => ioshifter[1].CLK
CLK => ioshifter[2].CLK
CLK => ioshifter[3].CLK
CLK => ioshifter[4].CLK
CLK => ioshifter[5].CLK
CLK => ioshifter[6].CLK
CLK => ioshifter[7].CLK
CLK => nRD~reg0.CLK
nRXF => Mux3.IN11
nTXE => Mux2.IN14
nTXE => Mux3.IN14
nTXE => Mux1.IN15
B_TDO => ioshifter~15.DATAB
B_TDO => carry~0.DATAB
B_ASDO => ioshifter~14.DATAB
B_ASDO => carry~0.DATAA
B_TCK <= B_TCK~reg0.DB_MAX_OUTPUT_PORT_TYPE
B_TMS <= B_TMS~reg0.DB_MAX_OUTPUT_PORT_TYPE
B_NCE <= B_NCE~reg0.DB_MAX_OUTPUT_PORT_TYPE
B_NCS <= B_NCS~reg0.DB_MAX_OUTPUT_PORT_TYPE
B_TDI <= B_TDI~reg0.DB_MAX_OUTPUT_PORT_TYPE
B_OE <= B_OE~reg0.DB_MAX_OUTPUT_PORT_TYPE
nRD <= nRD~reg0.DB_MAX_OUTPUT_PORT_TYPE
WR <= WR~reg0.DB_MAX_OUTPUT_PORT_TYPE
D[0] <= comb~5
D[1] <= comb~6
D[2] <= comb~7
D[3] <= comb~8
D[4] <= comb~9
D[5] <= comb~10
D[6] <= comb~11
D[7] <= comb~12