📄 ps2tolcd.tan.rpt
字号:
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; NONE ; 0.000 ns ; 0.000 ns ; NONE ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 118.75 MHz ( period = 8.421 ns ) ; count[5] ; data[1]~reg0 ; clk ; clk ; None ; None ; 6.358 ns ;
; N/A ; 124.39 MHz ( period = 8.039 ns ) ; count[1] ; data[1]~reg0 ; clk ; clk ; None ; None ; 5.976 ns ;
; N/A ; 125.28 MHz ( period = 7.982 ns ) ; count[5] ; data[2]~reg0 ; clk ; clk ; None ; None ; 5.919 ns ;
; N/A ; 126.97 MHz ( period = 7.876 ns ) ; count[5] ; data[3]~reg0 ; clk ; clk ; None ; None ; 5.813 ns ;
; N/A ; 128.22 MHz ( period = 7.799 ns ) ; count[5] ; data[7]~reg0 ; clk ; clk ; None ; None ; 5.736 ns ;
; N/A ; 129.33 MHz ( period = 7.732 ns ) ; count[3] ; data[1]~reg0 ; clk ; clk ; None ; None ; 5.669 ns ;
; N/A ; 131.58 MHz ( period = 7.600 ns ) ; count[1] ; data[2]~reg0 ; clk ; clk ; None ; None ; 5.537 ns ;
; N/A ; 133.07 MHz ( period = 7.515 ns ) ; count[0] ; data[1]~reg0 ; clk ; clk ; None ; None ; 5.452 ns ;
; N/A ; 133.44 MHz ( period = 7.494 ns ) ; count[1] ; data[3]~reg0 ; clk ; clk ; None ; None ; 5.431 ns ;
; N/A ; 134.63 MHz ( period = 7.428 ns ) ; count[5] ; data[0]~reg0 ; clk ; clk ; None ; None ; 5.365 ns ;
; N/A ; 134.83 MHz ( period = 7.417 ns ) ; count[1] ; data[7]~reg0 ; clk ; clk ; None ; None ; 5.354 ns ;
; N/A ; 135.34 MHz ( period = 7.389 ns ) ; count[5] ; data[5]~reg0 ; clk ; clk ; None ; None ; 5.326 ns ;
; N/A ; 135.35 MHz ( period = 7.388 ns ) ; count[5] ; lcd_rs~reg0 ; clk ; clk ; None ; None ; 5.325 ns ;
; N/A ; 135.83 MHz ( period = 7.362 ns ) ; count[5] ; data[6]~reg0 ; clk ; clk ; None ; None ; 5.299 ns ;
; N/A ; 136.09 MHz ( period = 7.348 ns ) ; count[4] ; data[1]~reg0 ; clk ; clk ; None ; None ; 5.285 ns ;
; N/A ; 136.20 MHz ( period = 7.342 ns ) ; count[2] ; data[1]~reg0 ; clk ; clk ; None ; None ; 5.279 ns ;
; N/A ; 136.54 MHz ( period = 7.324 ns ) ; count[4] ; data[3]~reg0 ; clk ; clk ; None ; None ; 5.261 ns ;
; N/A ; 137.12 MHz ( period = 7.293 ns ) ; count[3] ; data[2]~reg0 ; clk ; clk ; None ; None ; 5.230 ns ;
; N/A ; 137.21 MHz ( period = 7.288 ns ) ; count[4] ; data[7]~reg0 ; clk ; clk ; None ; None ; 5.225 ns ;
; N/A ; 139.14 MHz ( period = 7.187 ns ) ; count[3] ; data[3]~reg0 ; clk ; clk ; None ; None ; 5.124 ns ;
; N/A ; 139.76 MHz ( period = 7.155 ns ) ; count[4] ; data[2]~reg0 ; clk ; clk ; None ; None ; 5.092 ns ;
; N/A ; 140.65 MHz ( period = 7.110 ns ) ; count[3] ; data[7]~reg0 ; clk ; clk ; None ; None ; 5.047 ns ;
; N/A ; 141.32 MHz ( period = 7.076 ns ) ; count[0] ; data[2]~reg0 ; clk ; clk ; None ; None ; 5.013 ns ;
; N/A ; 141.92 MHz ( period = 7.046 ns ) ; count[1] ; data[0]~reg0 ; clk ; clk ; None ; None ; 4.983 ns ;
; N/A ; 142.71 MHz ( period = 7.007 ns ) ; count[1] ; data[5]~reg0 ; clk ; clk ; None ; None ; 4.944 ns ;
; N/A ; 142.73 MHz ( period = 7.006 ns ) ; count[1] ; lcd_rs~reg0 ; clk ; clk ; None ; None ; 4.943 ns ;
; N/A ; 143.27 MHz ( period = 6.980 ns ) ; count[1] ; data[6]~reg0 ; clk ; clk ; None ; None ; 4.917 ns ;
; N/A ; 143.47 MHz ( period = 6.970 ns ) ; count[0] ; data[3]~reg0 ; clk ; clk ; None ; None ; 4.907 ns ;
; N/A ; 143.91 MHz ( period = 6.949 ns ) ; count[5] ; data[4]~reg0 ; clk ; clk ; None ; None ; 4.886 ns ;
; N/A ; 144.65 MHz ( period = 6.913 ns ) ; count[5] ; count[6] ; clk ; clk ; None ; None ; 4.850 ns ;
; N/A ; 144.86 MHz ( period = 6.903 ns ) ; count[2] ; data[2]~reg0 ; clk ; clk ; None ; None ; 4.840 ns ;
; N/A ; 145.07 MHz ( period = 6.893 ns ) ; count[0] ; data[7]~reg0 ; clk ; clk ; None ; None ; 4.830 ns ;
; N/A ; 145.39 MHz ( period = 6.878 ns ) ; count[4] ; data[5]~reg0 ; clk ; clk ; None ; None ; 4.815 ns ;
; N/A ; 145.41 MHz ( period = 6.877 ns ) ; count[4] ; lcd_rs~reg0 ; clk ; clk ; None ; None ; 4.814 ns ;
; N/A ; 145.52 MHz ( period = 6.872 ns ) ; count[6] ; data[3]~reg0 ; clk ; clk ; None ; None ; 4.809 ns ;
; N/A ; 146.33 MHz ( period = 6.834 ns ) ; count[6] ; data[7]~reg0 ; clk ; clk ; None ; None ; 4.771 ns ;
; N/A ; 147.12 MHz ( period = 6.797 ns ) ; count[2] ; data[3]~reg0 ; clk ; clk ; None ; None ; 4.734 ns ;
; N/A ; 148.39 MHz ( period = 6.739 ns ) ; count[3] ; data[0]~reg0 ; clk ; clk ; None ; None ; 4.676 ns ;
; N/A ; 148.81 MHz ( period = 6.720 ns ) ; count[2] ; data[7]~reg0 ; clk ; clk ; None ; None ; 4.657 ns ;
; N/A ; 149.19 MHz ( period = 6.703 ns ) ; count[6] ; data[2]~reg0 ; clk ; clk ; None ; None ; 4.640 ns ;
; N/A ; 149.25 MHz ( period = 6.700 ns ) ; count[3] ; data[5]~reg0 ; clk ; clk ; None ; None ; 4.637 ns ;
; N/A ; 149.28 MHz ( period = 6.699 ns ) ; count[3] ; lcd_rs~reg0 ; clk ; clk ; None ; None ; 4.636 ns ;
; N/A ; 149.81 MHz ( period = 6.675 ns ) ; count[4] ; data[6]~reg0 ; clk ; clk ; None ; None ; 4.612 ns ;
; N/A ; 149.86 MHz ( period = 6.673 ns ) ; count[3] ; data[6]~reg0 ; clk ; clk ; None ; None ; 4.610 ns ;
; N/A ; 150.90 MHz ( period = 6.627 ns ) ; count[5] ; count[4] ; clk ; clk ; None ; None ; 4.564 ns ;
; N/A ; 150.94 MHz ( period = 6.625 ns ) ; count[6] ; data[1]~reg0 ; clk ; clk ; None ; None ; 4.562 ns ;
; N/A ; 152.28 MHz ( period = 6.567 ns ) ; count[1] ; data[4]~reg0 ; clk ; clk ; None ; None ; 4.504 ns ;
; N/A ; 152.42 MHz ( period = 6.561 ns ) ; count[1] ; count[3] ; clk ; clk ; None ; None ; 4.498 ns ;
; N/A ; 153.12 MHz ( period = 6.531 ns ) ; count[1] ; count[6] ; clk ; clk ; None ; None ; 4.468 ns ;
; N/A ; 153.33 MHz ( period = 6.522 ns ) ; count[0] ; data[0]~reg0 ; clk ; clk ; None ; None ; 4.459 ns ;
; N/A ; 153.63 MHz ( period = 6.509 ns ) ; count[4] ; data[0]~reg0 ; clk ; clk ; None ; None ; 4.446 ns ;
; N/A ; 153.66 MHz ( period = 6.508 ns ) ; count[5] ; count[0] ; clk ; clk ; None ; None ; 4.445 ns ;
; N/A ; 153.68 MHz ( period = 6.507 ns ) ; state.SETDDRAM ; data[0]~reg0 ; clk ; clk ; None ; None ; 4.444 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -