subtracter_bcd7.vhd

来自「这是一些经典的vhdl example」· VHDL 代码 · 共 18 行

Library IEEE ;
USE IEEE.STD_LOGIC_1164.all;
USE IEEE.STD_LOGIC_ARITH.all;
ENTITY subtracter_bcd7 IS
PORT(
	   a 		: IN STD_LOGIC_VECTOR(27 DOWNTO 0);       --被减数
	   b 		: IN STD_LOGIC_VECTOR(27 DOWNTO 0);       --减数
	   cin      : IN STD_LOGIC;							  --借位输入
	   c   		: OUT STD_LOGIC_VECTOR(27 DOWNTO 0);      --差
	   cout		: OUT STD_LOGIC);	                      --借位输出
END subtracter_bcd7;
ARCHITECTURE rtl OF subtracter_bcd7 IS
	COMPONENT subtracter_bcd1
	PORT(--                    c = a-b-cin
	   a 		: IN STD_LOGIC_VECTOR(3 DOWNTO 0);       --被减数
	   b 		: IN STD_LOGIC_VECTOR(3 DOWNTO 0);       --减数
	   cin      : IN STD_LOGIC;                          --借位输入
	   c   		: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);      --