f5mhz.v

来自「基于飓风1 fpga 和stc单片机的dds信号源 程序是自己些的 能用 最大频」· Verilog 代码 · 共 18 行

module f5mhz(clk50m,clk5m);
input clk50m;
output clk5m;
reg clk5m;		
reg[2:0]count;
always@(posedge clk50m)
begin
if(count==3'd4)
begin
clk5m=!clk5m;
count=3'd0;
end
else
count=count+1'b1;
end
endmodule