high10.v

来自「基于飓风1 fpga 和stc单片机的dds信号源 程序是自己些的 能用 最大频」· Verilog 代码 · 共 5 行

module high10(in20,out10);
input[19:0]in20;
output[9:0]out10;
assign out10=in20[19:10];
endmodule