📄 dds.fit.rpt
字号:
; 117 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 118 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 119 ; 95 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 120 ; 96 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 121 ; 97 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 122 ; 98 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 123 ; 99 ; 2 ; wr ; output ; LVTTL ; ; Column I/O ; Y ; no ; Off ;
; 124 ; 100 ; 2 ; cs ; output ; LVTTL ; ; Column I/O ; Y ; no ; Off ;
; 125 ; 101 ; 2 ; dacba ; output ; LVTTL ; ; Column I/O ; Y ; no ; Off ;
; 126 ; 102 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 127 ; 103 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 128 ; 104 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 129 ; 105 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 130 ; 106 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 131 ; 107 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 132 ; 108 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 133 ; 109 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 134 ; 110 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 135 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 136 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 137 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 138 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 139 ; 111 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 140 ; 112 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 141 ; 113 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 142 ; 114 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 143 ; 115 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 144 ; 116 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2) ;
; LVDS ; 4 pF ; 100 Ohm (Differential) ;
; RSDS ; 10 pF ; 100 Ohm (Differential) ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |dds ; 420 (1) ; 339 ; 26624 ; 7 ; 26 ; 0 ; 81 (1) ; 119 (0) ; 220 (0) ; 86 (0) ; 27 (0) ; |dds ;
; |add:inst1| ; 31 (0) ; 21 ; 0 ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 21 (0) ; 31 (0) ; 0 (0) ; |dds|add:inst1 ;
; |lpm_add_sub:lpm_add_sub_component| ; 31 (0) ; 21 ; 0 ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 21 (0) ; 31 (0) ; 0 (0) ; |dds|add:inst1|lpm_add_sub:lpm_add_sub_component ;
; |addcore:adder1[0]| ; 11 (0) ; 11 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 11 (0) ; 11 (0) ; 0 (0) ; |dds|add:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0] ;
; |a_csnbuffer:result_node| ; 11 (11) ; 11 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 11 (11) ; 11 (11) ; 0 (0) ; |dds|add:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node ;
; |addcore:adder1[1]| ; 10 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 0 (0) ; 10 (0) ; 0 (0) ; |dds|add:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1] ;
; |a_csnbuffer:result_node| ; 10 (10) ; 0 ; 0 ; 0 ; 0 ; 0 ; 10 (10) ; 0 (0) ; 0 (0) ; 10 (10) ; 0 (0) ; |dds|add:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node ;
; |addcore:adder1_0[1]| ; 10 (0) ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 10 (0) ; 10 (0) ; 0 (0) ; |dds|add:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1] ;
; |a_csnbuffer:result_node| ; 10 (10) ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 10 (10) ; 10 (10) ; 0 (0) ; |dds|add:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node ;
; |f5mhz:inst2| ; 4 (4) ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (4) ; 0 (0) ; 0 (0) ; |dds|f5mhz:inst2 ;
; |receive_f:inst4| ; 46 (46) ; 44 ; 0 ; 0 ; 0 ; 0 ; 2 (2) ; 40 (40) ; 4 (4) ; 0 (0) ; 2 (2) ; |dds|receive_f:inst4 ;
; |sine_rom:inst| ; 0 (0) ; 0 ; 8192 ; 2 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|sine_rom:inst ;
; |altsyncram:altsyncram_component| ; 0 (0) ; 0 ; 8192 ; 2 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|sine_rom:inst|altsyncram:altsyncram_component ;
; |altsyncram_lu21:auto_generated| ; 0 (0) ; 0 ; 8192 ; 2 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|sine_rom:inst|altsyncram:altsyncram_component|altsyncram_lu21:auto_generated ;
; |sld_hub:sld_hub_inst| ; 109 (25) ; 73 ; 0 ; 0 ; 0 ; 0 ; 36 (18) ; 13 (0) ; 60 (7) ; 5 (0) ; 5 (5) ; |dds|sld_hub:sld_hub_inst ;
; |lpm_decode:instruction_decoder| ; 5 (0) ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (0) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder ;
; |decode_ogi:auto_generated| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_ogi:auto_generated ;
; |lpm_shiftreg:jtag_ir_register| ; 10 (10) ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 2 (2) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register ;
; |sld_dffex:BROADCAST| ; 2 (2) ; 1 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|sld_dffex:BROADCAST ;
; |sld_dffex:IRF_ENA_0| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0 ;
; |sld_dffex:IRF_ENA| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA ;
; |sld_dffex:IRSR| ; 11 (11) ; 9 ; 0 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 9 (9) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|sld_dffex:IRSR ;
; |sld_dffex:RESET| ; 2 (2) ; 1 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|sld_dffex:RESET ;
; |sld_dffex:\GEN_IRF:1:IRF| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |dds|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -