pskfsk.fit.rpt

FSK和PSK调制与解调的VHDL源程序.是在QUARTUS2环境下开发的.

+--------------+--------------+---------+--------------+--------+----------------------+------------------+
; CLK120~reg0  ; LC_X11_Y6_N4 ; 10      ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; CLK240~reg0  ; LC_X11_Y6_N2 ; 4       ; Clock        ; no     ; --                   ; --               ;
; CLOCK        ; PIN_17       ; 5       ; Clock        ; yes    ; Global clock         ; GCLK1            ;
; CODERATE     ; LC_X8_Y6_N2  ; 4       ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; SINCLK~68    ; LC_X8_Y6_N5  ; 9       ; Clock        ; yes    ; Global clock         ; GCLK0            ;
; add~342      ; LC_X15_Y6_N4 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; reduce_nor~2 ; LC_X8_Y6_N6  ; 1       ; Clock enable ; no     ; --                   ; --               ;
+--------------+--------------+---------+--------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                    ;
+-------------+--------------+---------+----------------------+------------------+
; Name        ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------+--------------+---------+----------------------+------------------+
; CLK120~reg0 ; LC_X11_Y6_N4 ; 10      ; Global clock         ; GCLK3            ;
; CLOCK       ; PIN_17       ; 5       ; Global clock         ; GCLK1            ;
; CODERATE    ; LC_X8_Y6_N2  ; 4       ; Global clock         ; GCLK2            ;
; SINCLK~68   ; LC_X8_Y6_N5  ; 9       ; Global clock         ; GCLK0            ;
+-------------+--------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; COUNT100~220     ; 7            ;
; process5~30      ; 7            ;
; COUNT[0]         ; 6            ;
; COUNT50[1]       ; 5            ;
; M[0]             ; 5            ;
; COUNT50[0]       ; 4            ;
; reduce_nor~101   ; 4            ;
; COUNT[1]         ; 4            ;
; COUNT[2]         ; 4            ;
; CLK240~reg0      ; 4            ;
; add~324          ; 3            ;
; COUNT[3]         ; 3            ;
; MODE             ; 2            ;
; add~345          ; 2            ;
; COUNT50[4]       ; 2            ;
; COUNT50[5]       ; 2            ;
; COUNT50[2]       ; 2            ;
; M[2]             ; 2            ;
; M[1]             ; 2            ;
; COUNT100[6]      ; 2            ;
; COUNT100[5]      ; 2            ;
; COUNT100[4]      ; 2            ;
; COUNT100[3]      ; 2            ;
; COUNT100[2]      ; 2            ;
; COUNT100[1]      ; 2            ;
; COUNT100[0]      ; 2            ;
; add~370COUT1_391 ; 1            ;
; add~370          ; 1            ;
; add~368          ; 1            ;
; add~365COUT1_393 ; 1            ;
; add~365          ; 1            ;
; add~363          ; 1            ;
; add~360COUT1_396 ; 1            ;
; add~360          ; 1            ;
; add~358          ; 1            ;
; add~353          ; 1            ;
; add~350COUT1_394 ; 1            ;
; add~350          ; 1            ;
; add~348          ; 1            ;
; add~343          ; 1            ;
; reduce_nor~2     ; 1            ;
; COUNT50[3]       ; 1            ;
; add~342          ; 1            ;
; COUNT100~227     ; 1            ;
; add~337          ; 1            ;
; COUNT100~226     ; 1            ;
; add~334COUT1_389 ; 1            ;
; add~334          ; 1            ;
; add~332          ; 1            ;
; COUNT100~225     ; 1            ;
+------------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+-----------------+------------+
; Name                                                          ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Bits ; M4Ks ; MIF             ; Location   ;
+---------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+-----------------+------------+
; altsyncram:Mux_rtl_0|altsyncram_36j:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 1024                ; 1    ; PSKFSK0.rtl.mif ; M4K_X13_Y4 ;
+---------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+-----------------+------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 21 / 8,840 ( < 1 % )  ;
; Direct links               ; 30 / 11,506 ( < 1 % ) ;
; Global clocks              ; 4 / 8 ( 50 % )        ;
; LAB clocks                 ; 6 / 156 ( 3 % )       ;
; LUT chains                 ; 2 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 57 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 8 / 468 ( 1 % )       ;
; R4s                        ; 24 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 5.25) ; Number of LABs  (Total = 8) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 2                           ;
; 2                                          ; 1                           ;
; 3                                          ; 1                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 1                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 1                           ;
; 10                                         ; 2                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 0.88) ; Number of LABs  (Total = 8) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 7                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 6.63) ; Number of LABs  (Total = 8) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 2                           ;
; 2                                           ; 1                           ;
; 3                                           ; 0                           ;
; 4                                           ; 1                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;