test.mif

基于QUARTUSII软件 实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信 所用语言位verilog HDL

-- Copyright (C) 1991-2005 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions 
-- and other software and tools, and its AMPP partner logic       
-- functions, and any output files any of the foregoing           
-- (including device programming or simulation files), and any    
-- associated documentation or information are expressly subject  
-- to the terms and conditions of the Altera Program License      
-- Subscription Agreement, Altera MegaCore Function License       
-- Agreement, or other applicable license agreement, including,   
-- without limitation, that your use is for the sole purpose of   
-- programming logic devices manufactured by Altera and sold by   
-- Altera or its authorized distributors.  Please refer to the    
-- applicable agreement for further details.

-- Quartus II generated Memory Initialization File (.mif)

WIDTH=4;
DEPTH=128;

ADDRESS_RADIX=UNS;
DATA_RADIX=UNS;

CONTENT BEGIN
	0    :   0;
	1    :   1;
	2    :   0;
	3    :   1;
	4    :   0;
	5    :   1;
	6    :   0;
	7    :   1;
	8    :   0;
	9    :   1;
	10   :   0;
	11   :   1;
	12   :   0;
	13   :   1;
	14   :   0;
	15   :   1;
	16   :   0;
	17   :   1;
	18   :   0;
	19   :   1;
	20   :   0;
	21   :   1;
	22   :   0;
	23   :   1;
	24   :   0;
	25   :   1;
	26   :   0;
	27   :   1;
	28   :   0;
	29   :   1;
	30   :   0;
	[31..32]  :   1;
	33   :   0;
	34   :   1;
	35   :   0;
	36   :   1;
	37   :   0;
	38   :   1;
	39   :   0;
	40   :   1;
	41   :   0;
	42   :   1;
	43   :   0;
	44   :   1;
	45   :   0;
	46   :   1;
	47   :   0;
	48   :   1;
	49   :   0;
	50   :   1;
	51   :   0;
	52   :   1;
	53   :   0;
	54   :   1;
	55   :   0;
	56   :   1;
	57   :   0;
	58   :   1;
	59   :   0;
	60   :   1;
	61   :   0;
	62   :   1;
	[63..64]  :   0;
	65   :   1;
	66   :   0;
	67   :   1;
	68   :   0;
	69   :   1;
	70   :   0;
	71   :   1;
	72   :   0;
	73   :   1;
	74   :   0;
	75   :   1;
	76   :   0;
	77   :   1;
	78   :   0;
	79   :   1;
	80   :   0;
	81   :   1;
	82   :   0;
	83   :   1;
	84   :   0;
	85   :   1;
	86   :   0;
	87   :   1;
	88   :   0;
	89   :   1;
	90   :   0;
	91   :   1;
	92   :   0;
	93   :   1;
	94   :   0;
	[95..96]  :   1;
	97   :   0;
	98   :   1;
	99   :   0;
	100  :   1;
	101  :   0;
	102  :   1;
	103  :   0;
	104  :   1;
	105  :   0;
	106  :   1;
	107  :   0;
	108  :   1;
	109  :   0;
	110  :   1;
	111  :   0;
	112  :   1;
	113  :   0;
	114  :   1;
	115  :   0;
	116  :   1;
	117  :   0;
	118  :   1;
	119  :   0;
	120  :   1;
	121  :   0;
	122  :   1;
	123  :   0;
	124  :   1;
	125  :   0;
	126  :   1;
	127  :   0;
END;