counter10.fit.rpt

VHDL编写的万年历,已在实验箱上验证,目标芯片EP1C3T144C8

; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; clk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; din[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; reset   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; din[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dout[0] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[1] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[2] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[3] ; Output   ; --            ; --            ; --                    ; --  ;
; c       ; Output   ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; din[0]              ;                   ;         ;
;      - count[0]     ; 1                 ; ON      ;
; reset               ;                   ;         ;
; din[1]              ;                   ;         ;
;      - count[1]     ; 1                 ; ON      ;
; din[2]              ;                   ;         ;
;      - count[2]     ; 1                 ; ON      ;
; din[3]              ;                   ;         ;
;      - count[3]     ; 1                 ; ON      ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                           ;
+-------+----------+---------+---------------------------+--------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+---------------------------+--------+----------------------+------------------+
; clk   ; PIN_17   ; 5       ; Clock                     ; yes    ; Global clock         ; GCLK3            ;
; reset ; PIN_16   ; 5       ; Async. clear, Async. load ; yes    ; Global clock         ; GCLK2            ;
+-------+----------+---------+---------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk   ; PIN_17   ; 5       ; Global clock         ; GCLK3            ;
; reset ; PIN_16   ; 5       ; Global clock         ; GCLK2            ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------+----------------------+
; Name     ; Fan-Out              ;
+----------+----------------------+
; count[0] ; 6                    ;
; count[2] ; 5                    ;
; count[1] ; 4                    ;
; count[3] ; 3                    ;
; din[3]   ; 1                    ;
; din[2]   ; 1                    ;
; din[1]   ; 1                    ;
; din[0]   ; 1                    ;
; c~reg0   ; 1                    ;
+----------+----------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 10 / 8,840 ( < 1 % )  ;
; Direct links               ; 0 / 11,506 ( 0 % )    ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 2 / 156 ( 1 % )       ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 10 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 10 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 5.00) ; Number of LABs  (Total = 1) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 1                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 0                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 1) ;
+------------------------------------+-----------------------------+
; 1 Async. load                      ; 1                           ;
; 1 Clock                            ; 1                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 5.00) ; Number of LABs  (Total = 1) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 5.00) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 0                           ;