⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 lock_19.fit.rpt

📁 对saa7113缓存的逻辑控制单元实现
💻 RPT
📖 第 1 页 / 共 3 页
字号:
; addr_out[18]$latch~10 ; 2       ;
; addr_out[17]$latch~10 ; 2       ;
; addr_out[16]$latch~10 ; 2       ;
; addr_out[15]$latch~10 ; 2       ;
; addr_out[14]$latch~10 ; 2       ;
; addr_out[13]$latch~10 ; 2       ;
; addr_out[12]$latch~10 ; 2       ;
; addr_out[11]$latch~10 ; 2       ;
; addr_out[10]$latch~10 ; 2       ;
; addr_out[9]$latch~10  ; 2       ;
; addr_out[8]$latch~10  ; 2       ;
; addr_out[7]$latch~10  ; 2       ;
; addr_out[6]$latch~10  ; 2       ;
; addr_out[5]$latch~10  ; 2       ;
; addr_out[4]$latch~10  ; 2       ;
; addr_out[3]$latch~10  ; 2       ;
; addr_out[2]$latch~10  ; 2       ;
; addr_out[1]$latch~10  ; 2       ;
; addr_out[0]$latch~10  ; 2       ;
; addr_in[18]           ; 1       ;
; addr_in[17]           ; 1       ;
; addr_in[16]           ; 1       ;
; addr_in[15]           ; 1       ;
; addr_in[14]           ; 1       ;
; addr_in[13]           ; 1       ;
; addr_in[12]           ; 1       ;
; addr_in[11]           ; 1       ;
; addr_in[10]           ; 1       ;
; addr_in[9]            ; 1       ;
; addr_in[8]            ; 1       ;
; addr_in[7]            ; 1       ;
; addr_in[6]            ; 1       ;
; addr_in[5]            ; 1       ;
; addr_in[4]            ; 1       ;
; addr_in[3]            ; 1       ;
; addr_in[2]            ; 1       ;
; addr_in[1]            ; 1       ;
; addr_in[0]            ; 1       ;
+-----------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 40 / 288 ( 14 % ) ;
; PIAs                       ; 40 / 288 ( 14 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.00) ; Number of LABs  (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0 - 1                                        ; 6                           ;
; 2 - 3                                        ; 0                           ;
; 4 - 5                                        ; 0                           ;
; 6 - 7                                        ; 0                           ;
; 8 - 9                                        ; 0                           ;
; 10 - 11                                      ; 0                           ;
; 12 - 13                                      ; 0                           ;
; 14 - 15                                      ; 0                           ;
; 16 - 17                                      ; 0                           ;
; 18 - 19                                      ; 1                           ;
; 20 - 21                                      ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 2.38) ; Number of LABs  (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 6                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 1                           ;
; 10                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                        ;
+-----+------------+------------------------------------------+-------------------------------------+
; LAB ; Logic Cell ; Input                                    ; Output                              ;
+-----+------------+------------------------------------------+-------------------------------------+
;  A  ; LC1        ; addr_in[0], lock, addr_out[0]$latch~10   ; addr_out[0]$latch~10, addr_out[0]   ;
;  A  ; LC3        ; addr_in[1], lock, addr_out[1]$latch~10   ; addr_out[1]$latch~10, addr_out[1]   ;
;  A  ; LC5        ; addr_in[2], lock, addr_out[2]$latch~10   ; addr_out[2]$latch~10, addr_out[2]   ;
;  A  ; LC6        ; addr_in[3], lock, addr_out[3]$latch~10   ; addr_out[3]$latch~10, addr_out[3]   ;
;  A  ; LC8        ; addr_in[4], lock, addr_out[4]$latch~10   ; addr_out[4]$latch~10, addr_out[4]   ;
;  A  ; LC9        ; addr_in[5], lock, addr_out[5]$latch~10   ; addr_out[5]$latch~10, addr_out[5]   ;
;  A  ; LC11       ; addr_in[6], lock, addr_out[6]$latch~10   ; addr_out[6]$latch~10, addr_out[6]   ;
;  A  ; LC13       ; addr_in[7], lock, addr_out[7]$latch~10   ; addr_out[7]$latch~10, addr_out[7]   ;
;  A  ; LC14       ; addr_in[8], lock, addr_out[8]$latch~10   ; addr_out[8]$latch~10, addr_out[8]   ;
;  A  ; LC16       ; addr_in[9], lock, addr_out[9]$latch~10   ; addr_out[9]$latch~10, addr_out[9]   ;
;  B  ; LC17       ; addr_in[10], lock, addr_out[10]$latch~10 ; addr_out[10]$latch~10, addr_out[10] ;
;  B  ; LC19       ; addr_in[11], lock, addr_out[11]$latch~10 ; addr_out[11]$latch~10, addr_out[11] ;
;  B  ; LC21       ; addr_in[12], lock, addr_out[12]$latch~10 ; addr_out[12]$latch~10, addr_out[12] ;
;  B  ; LC22       ; addr_in[13], lock, addr_out[13]$latch~10 ; addr_out[13]$latch~10, addr_out[13] ;
;  B  ; LC24       ; addr_in[14], lock, addr_out[14]$latch~10 ; addr_out[14]$latch~10, addr_out[14] ;
;  B  ; LC25       ; addr_in[15], lock, addr_out[15]$latch~10 ; addr_out[15]$latch~10, addr_out[15] ;
;  B  ; LC27       ; addr_in[16], lock, addr_out[16]$latch~10 ; addr_out[16]$latch~10, addr_out[16] ;
;  B  ; LC29       ; addr_in[17], lock, addr_out[17]$latch~10 ; addr_out[17]$latch~10, addr_out[17] ;
;  B  ; LC30       ; addr_in[18], lock, addr_out[18]$latch~10 ; addr_out[18]$latch~10, addr_out[18] ;
+-----+------------+------------------------------------------+-------------------------------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Passive Serial                          ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.0 Build 33 02/05/2007 SJ Full Version
    Info: Processing started: Thu Apr 24 11:29:36 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lock_19 -c lock_19
Info: Selected device EPM7128STC100-15 for design "lock_19"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Allocated 127 megabytes of memory during processing
    Info: Processing ended: Thu Apr 24 11:29:37 2008
    Info: Elapsed time: 00:00:01


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -