led.hier_info

VERILOG实现LED的控制

|led
clk => count[0].CLK
clk => count[1].CLK
rst => always0~0.IN0
seg[0] <= <GND>
seg[1] <= reg_seg~8.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= reg_seg~6.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= reg_seg~4.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= reg_seg~3.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= reg_seg~2.DB_MAX_OUTPUT_PORT_TYPE
seg[6] <= reg_seg~1.DB_MAX_OUTPUT_PORT_TYPE
seg[7] <= reg_seg~0.DB_MAX_OUTPUT_PORT_TYPE
c1 <= c1$latch.DB_MAX_OUTPUT_PORT_TYPE
c2 <= c2$latch.DB_MAX_OUTPUT_PORT_TYPE
c3 <= c3$latch.DB_MAX_OUTPUT_PORT_TYPE