counter60.hier_info

VHDL硬件描述

|Counter60
Reset => Temp_Q2[0].ACLR
Reset => Temp_Q2[1].ACLR
Reset => Temp_Q2[2].ACLR
Reset => Temp_Q2[3].ACLR
Reset => Temp_Q1[0].ACLR
Reset => Temp_Q1[1].ACLR
Reset => Temp_Q1[2].ACLR
Reset => Temp_Q1[3].ACLR
Reset => Out_High~reg0.ACLR
Enable => Temp_Q2[0].ENA
Enable => Temp_Q2[1].ENA
Enable => Temp_Q2[2].ENA
Enable => Temp_Q2[3].ENA
Enable => Temp_Q1[0].ENA
Enable => Temp_Q1[1].ENA
Enable => Temp_Q1[2].ENA
Enable => Temp_Q1[3].ENA
Enable => Out_High~reg0.ENA
CLK => Temp_Q2[0].CLK
CLK => Temp_Q2[1].CLK
CLK => Temp_Q2[2].CLK
CLK => Temp_Q2[3].CLK
CLK => Temp_Q1[0].CLK
CLK => Temp_Q1[1].CLK
CLK => Temp_Q1[2].CLK
CLK => Temp_Q1[3].CLK
CLK => Out_High~reg0.CLK
Out_High <= Out_High~reg0.DB_MAX_OUTPUT_PORT_TYPE
Q1[0] <= Temp_Q1[0].DB_MAX_OUTPUT_PORT_TYPE
Q1[1] <= Temp_Q1[1].DB_MAX_OUTPUT_PORT_TYPE
Q1[2] <= Temp_Q1[2].DB_MAX_OUTPUT_PORT_TYPE
Q1[3] <= Temp_Q1[3].DB_MAX_OUTPUT_PORT_TYPE
Q2[0] <= Temp_Q2[0].DB_MAX_OUTPUT_PORT_TYPE
Q2[1] <= Temp_Q2[1].DB_MAX_OUTPUT_PORT_TYPE
Q2[2] <= Temp_Q2[2].DB_MAX_OUTPUT_PORT_TYPE
Q2[3] <= Temp_Q2[3].DB_MAX_OUTPUT_PORT_TYPE