⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 box.map.rpt

📁 正弦波 发生器,VHDL的应用和处理,可以产生任意波形
💻 RPT
📖 第 1 页 / 共 5 页
字号:
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 622                      ;
;     -- Combinational with no register       ; 169                      ;
;     -- Register only                        ; 150                      ;
;     -- Combinational with a register        ; 303                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 190                      ;
;     -- 3 input functions                    ; 116                      ;
;     -- 2 input functions                    ; 151                      ;
;     -- 1 input functions                    ; 12                       ;
;     -- 0 input functions                    ; 3                        ;
;         -- Combinational cells for routing  ; 0                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 538                      ;
;     -- arithmetic mode                      ; 84                       ;
;     -- qfbk mode                            ; 0                        ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 76                       ;
;     -- asynchronous clear/load mode         ; 302                      ;
;                                             ;                          ;
; Total registers                             ; 453                      ;
; Total logic cells in carry chains           ; 95                       ;
; I/O pins                                    ; 24                       ;
; Total memory bits                           ; 18432                    ;
; Total PLLs                                  ; 1                        ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO ;
; Maximum fan-out                             ; 275                      ;
; Total fan-out                               ; 3170                     ;
; Average fan-out                             ; 4.69                     ;
+---------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |BOX                                                                                              ; 622 (121)   ; 453          ; 18432       ; 24   ; 0            ; 169 (29)     ; 150 (1)           ; 303 (91)         ; 95 (28)         ; 0 (0)      ; |BOX                                                                                                                                                                                                                                            ;
;    |PLLU:u2|                                                                                      ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |BOX|PLLU:u2                                                                                                                                                                                                                                    ;
;       |altpll:altpll_component|                                                                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |BOX|PLLU:u2|altpll:altpll_component                                                                                                                                                                                                            ;
;    |allwave:u1|                                                                                   ; 65 (0)      ; 35           ; 2048        ; 0    ; 0            ; 30 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |BOX|allwave:u1                                                                                                                                                                                                                                 ;
;       |altsyncram:altsyncram_component|                                                           ; 65 (0)      ; 35           ; 2048        ; 0    ; 0            ; 30 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |BOX|allwave:u1|altsyncram:altsyncram_component                                                                                                                                                                                                 ;
;          |altsyncram_dpu:auto_generated|                                                          ; 65 (0)      ; 35           ; 2048        ; 0    ; 0            ; 30 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |BOX|allwave:u1|altsyncram:altsyncram_component|altsyncram_dpu:auto_generated                                                                                                                                                                   ;
;             |altsyncram_sfa2:altsyncram1|                                                         ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |BOX|allwave:u1|altsyncram:altsyncram_component|altsyncram_dpu:auto_generated|altsyncram_sfa2:altsyncram1                                                                                                                                       ;
;             |sld_mod_ram_rom:mgl_prim2|                                                           ; 65 (39)     ; 35           ; 0           ; 0    ; 0            ; 30 (13)      ; 4 (4)             ; 31 (22)          ; 17 (12)         ; 0 (0)      ; |BOX|allwave:u1|altsyncram:altsyncram_component|altsyncram_dpu:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                               ; 26 (26)     ; 9            ; 0           ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |BOX|allwave:u1|altsyncram:altsyncram_component|altsyncram_dpu:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                      ;
;    |sld_hub:sld_hub_inst|                                                                         ; 132 (36)    ; 84           ; 0           ; 0    ; 0            ; 48 (29)      ; 20 (0)            ; 64 (7)           ; 5 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst                                                                                                                                                                                                                       ;
;       |lpm_decode:instruction_decoder|                                                            ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                        ;
;          |decode_9ie:auto_generated|                                                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_9ie:auto_generated                                                                                                                                                              ;
;       |lpm_shiftreg:jtag_ir_register|                                                             ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                         ;
;       |sld_dffex:BROADCAST|                                                                       ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                   ;
;       |sld_dffex:IRF_ENA_0|                                                                       ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                   ;
;       |sld_dffex:IRF_ENA|                                                                         ; 2 (2)       ; 2            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                     ;
;       |sld_dffex:IRSR|                                                                            ; 13 (13)     ; 9            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                        ;
;       |sld_dffex:RESET|                                                                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                       ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                  ; 6 (6)       ; 5            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                              ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                                                                              ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                     ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                                                                                     ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                 ; 21 (21)     ; 19           ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                             ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                   ; 21 (21)     ; 9            ; 0           ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |BOX|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                               ;
;    |sld_signaltap:BOX|                                                                            ; 304 (36)    ; 242          ; 16384       ; 0    ; 0            ; 62 (3)       ; 125 (29)          ; 117 (4)          ; 45 (0)          ; 0 (0)      ; |BOX|sld_signaltap:BOX                                                                                                                                                                                                                          ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -