image.hier_info

可以受上位机控制的通过fpga的视频信号发生器程序

|image
clk => mode.CLK
clk => outsel.CLK
clk => time1[3].CLK
clk => time1[2].CLK
clk => time1[1].CLK
clk => time1[0].CLK
clk => time2[3].CLK
clk => time2[2].CLK
clk => time2[1].CLK
clk => time2[0].CLK
clk => time3[3].CLK
clk => time3[2].CLK
clk => time3[1].CLK
clk => time3[0].CLK
clk => size[3].CLK
clk => size[2].CLK
clk => size[1].CLK
clk => size[0].CLK
clk => level1[7].CLK
clk => level1[6].CLK
clk => level1[5].CLK
clk => level1[4].CLK
clk => level1[3].CLK
clk => level1[2].CLK
clk => level1[1].CLK
clk => level1[0].CLK
clk => level2[7].CLK
clk => level2[6].CLK
clk => level2[5].CLK
clk => level2[4].CLK
clk => level2[3].CLK
clk => level2[2].CLK
clk => level2[1].CLK
clk => level2[0].CLK
clk => rgb_sel[1].CLK
clk => rgb_sel[0].CLK
clk => chose[2].CLK
clk => chose[1].CLK
clk => chose[0].CLK
clk => refresh[1].CLK
clk => refresh[0].CLK
clk => level3[7].CLK
clk => level3[6].CLK
clk => level3[5].CLK
clk => level3[4].CLK
clk => level3[3].CLK
clk => level3[2].CLK
clk => level3[1].CLK
clk => level3[0].CLK
clk => pos[3].CLK
clk => pos[2].CLK
clk => pos[1].CLK
clk => pos[0].CLK
clk => hcountreg[10].CLK
clk => hcountreg[9].CLK
clk => hcountreg[8].CLK
clk => hcountreg[7].CLK
clk => hcountreg[6].CLK
clk => hcountreg[5].CLK
clk => hcountreg[4].CLK
clk => hcountreg[3].CLK
clk => hcountreg[2].CLK
clk => hcountreg[1].CLK
clk => hcountreg[0].CLK
clk => \vstart:inputb.CLK
clk => \vstart:inputa.CLK
clk => vcountreg[11].CLK
clk => vcountreg[10].CLK
clk => vcountreg[9].CLK
clk => vcountreg[8].CLK
clk => vcountreg[7].CLK
clk => vcountreg[6].CLK
clk => vcountreg[5].CLK
clk => vcountreg[4].CLK
clk => vcountreg[3].CLK
clk => vcountreg[2].CLK
clk => vcountreg[1].CLK
clk => vcountreg[0].CLK
clk => \fstart:inputd.CLK
clk => \fstart:inputc.CLK
clk => out_r_e[7]~reg0.CLK
clk => out_r_e[6]~reg0.CLK
clk => out_r_e[5]~reg0.CLK
clk => out_r_e[4]~reg0.CLK
clk => out_r_e[3]~reg0.CLK
clk => out_r_e[2]~reg0.CLK
clk => out_r_e[1]~reg0.CLK
clk => out_r_e[0]~reg0.CLK
clk => out_b_e[7]~reg0.CLK
clk => out_b_e[6]~reg0.CLK
clk => out_b_e[5]~reg0.CLK
clk => out_b_e[4]~reg0.CLK
clk => out_b_e[3]~reg0.CLK
clk => out_b_e[2]~reg0.CLK
clk => out_b_e[1]~reg0.CLK
clk => out_b_e[0]~reg0.CLK
clk => out_g_e[7]~reg0.CLK
clk => out_g_e[6]~reg0.CLK
clk => out_g_e[5]~reg0.CLK
clk => out_g_e[4]~reg0.CLK
clk => out_g_e[3]~reg0.CLK
clk => out_g_e[2]~reg0.CLK
clk => out_g_e[1]~reg0.CLK
clk => out_g_e[0]~reg0.CLK
clk => out_r_o[7]~reg0.CLK
clk => out_r_o[6]~reg0.CLK
clk => out_r_o[5]~reg0.CLK
clk => out_r_o[4]~reg0.CLK
clk => out_r_o[3]~reg0.CLK
clk => out_r_o[2]~reg0.CLK
clk => out_r_o[1]~reg0.CLK
clk => out_r_o[0]~reg0.CLK
clk => out_b_o[7]~reg0.CLK
clk => out_b_o[6]~reg0.CLK
clk => out_b_o[5]~reg0.CLK
clk => out_b_o[4]~reg0.CLK
clk => out_b_o[3]~reg0.CLK
clk => out_b_o[2]~reg0.CLK
clk => out_b_o[1]~reg0.CLK
clk => out_b_o[0]~reg0.CLK
clk => out_g_o[7]~reg0.CLK
clk => out_g_o[6]~reg0.CLK
clk => out_g_o[5]~reg0.CLK
clk => out_g_o[4]~reg0.CLK
clk => out_g_o[3]~reg0.CLK
clk => out_g_o[2]~reg0.CLK
clk => out_g_o[1]~reg0.CLK
clk => out_g_o[0]~reg0.CLK
clk => out4_r_e[7].CLK
clk => out4_r_e[6].CLK
clk => out4_r_e[5].CLK
clk => out4_r_e[4].CLK
clk => out4_r_e[3].CLK
clk => out4_r_e[2].CLK
clk => out4_r_e[1].CLK
clk => out4_r_e[0].CLK
clk => out4_b_e[7].CLK
clk => out4_b_e[6].CLK
clk => out4_b_e[5].CLK
clk => out4_b_e[4].CLK
clk => out4_b_e[3].CLK
clk => out4_b_e[2].CLK
clk => out4_b_e[1].CLK
clk => out4_b_e[0].CLK
clk => out4_g_e[7].CLK
clk => out4_g_e[6].CLK
clk => out4_g_e[5].CLK
clk => out4_g_e[4].CLK
clk => out4_g_e[3].CLK
clk => out4_g_e[2].CLK
clk => out4_g_e[1].CLK
clk => out4_g_e[0].CLK
clk => out4_r_o[7].CLK
clk => out4_r_o[6].CLK
clk => out4_r_o[5].CLK
clk => out4_r_o[4].CLK
clk => out4_r_o[3].CLK
clk => out4_r_o[2].CLK
clk => out4_r_o[1].CLK
clk => out4_r_o[0].CLK
clk => out4_b_o[7].CLK
clk => out4_b_o[6].CLK
clk => out4_b_o[5].CLK
clk => out4_b_o[4].CLK
clk => out4_b_o[3].CLK
clk => out4_b_o[2].CLK
clk => out4_b_o[1].CLK
clk => out4_b_o[0].CLK
clk => out4_g_o[7].CLK
clk => out4_g_o[6].CLK
clk => out4_g_o[5].CLK
clk => out4_g_o[4].CLK
clk => out4_g_o[3].CLK
clk => out4_g_o[2].CLK
clk => out4_g_o[1].CLK
clk => out4_g_o[0].CLK
clk => rgb:u4.clk
clk => shinning:U3.clk
clk => shinningblock:U2.clk
clk => moving_object:U1.clk
clk => importN7bits:outdata.clock
clk => expander:i2c_expander.clk1
clk => startin.CLK
clk => clk_out.DATAIN
clk_out <= clk.DB_MAX_OUTPUT_PORT_TYPE
hs_out <= hs~0.DB_MAX_OUTPUT_PORT_TYPE
de_out <= de_out~0.DB_MAX_OUTPUT_PORT_TYPE
vs_out <= vs~0.DB_MAX_OUTPUT_PORT_TYPE
pixs_out <= <VCC>
trigger <= shinningblock:U2.trigger
out_r_e[0] <= out_r_e[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_e[1] <= out_r_e[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_e[2] <= out_r_e[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_e[3] <= out_r_e[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_e[4] <= out_r_e[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_e[5] <= out_r_e[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_e[6] <= out_r_e[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_e[7] <= out_r_e[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[0] <= out_g_e[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[1] <= out_g_e[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[2] <= out_g_e[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[3] <= out_g_e[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[4] <= out_g_e[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[5] <= out_g_e[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[6] <= out_g_e[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_e[7] <= out_g_e[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[0] <= out_b_e[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[1] <= out_b_e[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[2] <= out_b_e[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[3] <= out_b_e[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[4] <= out_b_e[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[5] <= out_b_e[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[6] <= out_b_e[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_e[7] <= out_b_e[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[0] <= out_r_o[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[1] <= out_r_o[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[2] <= out_r_o[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[3] <= out_r_o[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[4] <= out_r_o[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[5] <= out_r_o[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[6] <= out_r_o[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_r_o[7] <= out_r_o[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[0] <= out_g_o[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[1] <= out_g_o[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[2] <= out_g_o[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[3] <= out_g_o[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[4] <= out_g_o[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[5] <= out_g_o[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[6] <= out_g_o[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_g_o[7] <= out_g_o[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[0] <= out_b_o[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[1] <= out_b_o[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[2] <= out_b_o[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[3] <= out_b_o[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[4] <= out_b_o[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[5] <= out_b_o[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[6] <= out_b_o[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_b_o[7] <= out_b_o[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|image|expander:i2c_expander
sda <= i2cslave:I2Cslavecore_one.sda
scl <= i2cslave:I2Cslavecore_one.scl
expander_data_out[0] <= i2cregout:expander_data.out[0]
expander_data_out[1] <= i2cregout:expander_data.out[1]
expander_data_out[2] <= i2cregout:expander_data.out[2]
expander_data_out[3] <= i2cregout:expander_data.out[3]
expander_data_out[4] <= i2cregout:expander_data.out[4]
expander_data_out[5] <= i2cregout:expander_data.out[5]
expander_data_out[6] <= i2cregout:expander_data.out[6]
expander_data_out[7] <= i2cregout:expander_data.out[7]
clk1 => clock.DATAIN


|image|expander:i2c_expander|i2cSlave:I2Cslavecore_one
clk => medianfilter:sdaMedian.clk
clk => medianfilter:sclMedian.clk
clk => i2cBusOut[0].DATAIN
clk => sdan.CLK
clk => sdap.CLK
clk => scln.CLK
clk => sclp.CLK
clk => bitCounter[3].CLK
clk => bitCounter[2].CLK
clk => bitCounter[1].CLK
clk => bitCounter[0].CLK
clk => byteCounter[1].CLK
clk => byteCounter[0].CLK
clk => shiftInReg[7].CLK
clk => shiftInReg[6].CLK
clk => shiftInReg[5].CLK
clk => shiftInReg[4].CLK
clk => shiftInReg[3].CLK
clk => shiftInReg[2].CLK
clk => shiftInReg[1].CLK
clk => shiftInReg[0].CLK
clk => shiftOutReg.CLK
clk => addressed.CLK
clk => address[7].CLK
clk => address[6].CLK
clk => address[5].CLK
clk => address[4].CLK
clk => address[3].CLK
clk => address[2].CLK
clk => address[1].CLK
clk => address[0].CLK
clk => waitff.CLK
clk => read.CLK
clk => wr.CLK
clk => rd.CLK
clk => prevAct.CLK
clk => waitCounter[2].CLK
clk => waitCounter[1].CLK
clk => waitCounter[0].CLK
sda <= $00003
scl <= $00002
i2cBusOut[0] <= clk.DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[1] <= wr.DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[2] <= rd.DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[3] <= <GND>
i2cBusOut[4] <= shiftInReg[0].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[5] <= shiftInReg[1].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[6] <= shiftInReg[2].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[7] <= shiftInReg[3].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[8] <= shiftInReg[4].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[9] <= shiftInReg[5].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[10] <= shiftInReg[6].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[11] <= shiftInReg[7].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[12] <= <VCC>
i2cBusOut[13] <= <VCC>
i2cBusOut[14] <= <VCC>
i2cBusOut[15] <= <VCC>
i2cBusOut[16] <= <VCC>
i2cBusOut[17] <= <VCC>
i2cBusOut[18] <= <VCC>
i2cBusOut[19] <= <VCC>
i2cBusOut[20] <= address[0].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[21] <= address[1].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[22] <= address[2].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[23] <= address[3].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[24] <= address[4].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[25] <= address[5].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[26] <= address[6].DB_MAX_OUTPUT_PORT_TYPE
i2cBusOut[27] <= address[7].DB_MAX_OUTPUT_PORT_TYPE
i2cBusIn[3] => wait.IN0
sdaOut <= <GND>
sclOut <= <GND>


|image|expander:i2c_expander|i2cSlave:I2Cslavecore_one|medianFilter:sdaMedian
clk => shiftReg[4].CLK
clk => shiftReg[3].CLK
clk => shiftReg[2].CLK
clk => shiftReg[1].CLK
clk => shiftReg[0].CLK
clk => sum[2].CLK
clk => sum[1].CLK
clk => sum[0].CLK
in => shiftReg[0].DATAIN
out <= sum[2].DB_MAX_OUTPUT_PORT_TYPE


|image|expander:i2c_expander|i2cSlave:I2Cslavecore_one|medianFilter:sclMedian
clk => shiftReg[4].CLK
clk => shiftReg[3].CLK
clk => shiftReg[2].CLK
clk => shiftReg[1].CLK
clk => shiftReg[0].CLK
clk => sum[2].CLK
clk => sum[1].CLK
clk => sum[0].CLK
in => shiftReg[0].DATAIN
out <= sum[2].DB_MAX_OUTPUT_PORT_TYPE


|image|expander:i2c_expander|i2cregout:expander_data
i2cbusin[0] => i2cbusout[0].DATAIN
i2cbusin[0] => reg[7].CLK
i2cbusin[0] => reg[6].CLK
i2cbusin[0] => reg[5].CLK
i2cbusin[0] => reg[4].CLK
i2cbusin[0] => reg[3].CLK
i2cbusin[0] => reg[2].CLK
i2cbusin[0] => reg[1].CLK
i2cbusin[0] => reg[0].CLK
i2cbusin[1] => i2cbusout[1].DATAIN
i2cbusin[2] => i2cbusout[2].DATAIN
i2cbusin[3] => i2cbusout[3].DATAIN
i2cbusin[4] => i2cbusout[4].DATAIN
i2cbusin[5] => i2cbusout[5].DATAIN
i2cbusin[6] => i2cbusout[6].DATAIN
i2cbusin[7] => i2cbusout[7].DATAIN
i2cbusin[8] => i2cbusout[8].DATAIN
i2cbusin[9] => i2cbusout[9].DATAIN
i2cbusin[10] => i2cbusout[10].DATAIN