📄 image.fit.rpt
字号:
; out_b_e[7] ; E8 ; 2 ; 18 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[0] ; E4 ; 1 ; 0 ; 29 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[1] ; B15 ; 2 ; 66 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[2] ; A15 ; 2 ; 66 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[3] ; C16 ; 2 ; 68 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[4] ; B16 ; 2 ; 68 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[5] ; A13 ; 2 ; 52 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[6] ; B13 ; 2 ; 52 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_b_o[7] ; C13 ; 2 ; 48 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[0] ; E7 ; 2 ; 18 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[1] ; D6 ; 2 ; 12 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[2] ; B9 ; 2 ; 26 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[3] ; A9 ; 2 ; 26 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[4] ; C9 ; 2 ; 28 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[5] ; D9 ; 2 ; 28 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[6] ; D10 ; 2 ; 36 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_e[7] ; C10 ; 2 ; 36 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[0] ; D13 ; 2 ; 48 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[1] ; C14 ; 2 ; 60 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[2] ; H6 ; 1 ; 0 ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[3] ; D3 ; 1 ; 0 ; 31 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[4] ; C2 ; 1 ; 0 ; 32 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[5] ; C3 ; 1 ; 0 ; 32 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[6] ; D4 ; 1 ; 0 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_g_o[7] ; E3 ; 1 ; 0 ; 30 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[0] ; A7 ; 2 ; 16 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[1] ; C7 ; 2 ; 14 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[2] ; B11 ; 2 ; 40 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[3] ; D12 ; 2 ; 46 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[4] ; E13 ; 2 ; 58 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[5] ; A12 ; 2 ; 44 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[6] ; B12 ; 2 ; 44 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_e[7] ; C12 ; 2 ; 46 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[0] ; C15 ; 2 ; 64 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[1] ; D14 ; 2 ; 64 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[2] ; A10 ; 2 ; 34 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[3] ; A11 ; 2 ; 40 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[4] ; C11 ; 2 ; 42 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[5] ; D11 ; 2 ; 42 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[6] ; E11 ; 2 ; 38 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; out_r_o[7] ; B10 ; 2 ; 36 ; 33 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; pixs_out ; G14 ; 3 ; 69 ; 26 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; trigger ; F16 ; 3 ; 69 ; 29 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; vs_out ; G12 ; 3 ; 69 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; scl ; T6 ; 4 ; 14 ; 0 ; 1 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; sda ; T4 ; 4 ; 4 ; 0 ; 1 ; 6 ; 0 ; no ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 11 / 63 ( 17 % ) ; 3.3V ; -- ;
; 2 ; 41 / 53 ( 77 % ) ; 3.3V ; -- ;
; 3 ; 5 / 64 ( 7 % ) ; 3.3V ; -- ;
; 4 ; 2 / 53 ( 3 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+-------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+
; A1 ; ; ; GND ; gnd ; ; ; -- ; ;
; A2 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; A3 ; ; ; GND ; gnd ; ; ; -- ; ;
; A4 ; 310 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; A5 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; A6 ; 304 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; A7 ; 296 ; 2 ; out_r_e[0] ; output ; LVTTL ; ; Column I/O ; Y ;
; A8 ; 292 ; 2 ; out_b_e[4] ; output ; LVTTL ; ; Column I/O ; Y ;
; A9 ; 288 ; 2 ; out_g_e[3] ; output ; LVTTL ; ; Column I/O ; Y ;
; A10 ; 278 ; 2 ; out_r_o[2] ; output ; LVTTL ; ; Column I/O ; Y ;
; A11 ; 271 ; 2 ; out_r_o[3] ; output ; LVTTL ; ; Column I/O ; Y ;
; A12 ; 267 ; 2 ; out_r_e[5] ; output ; LVTTL ; ; Column I/O ; Y ;
; A13 ; 261 ; 2 ; out_b_o[5] ; output ; LVTTL ; ; Column I/O ; Y ;
; A14 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; A15 ; 247 ; 2 ; out_b_o[2] ; output ; LVTTL ; ; Column I/O ; Y ;
; A16 ; ; ; GND ; gnd ; ; ; -- ; ;
; A17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; A18 ; ; ; GND ; gnd ; ; ; -- ; ;
; B1 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; B2 ; ; ; GND ; gnd ; ; ; -- ; ;
; B3 ; 312 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; B4 ; 311 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; B5 ; 305 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; B6 ; 302 ; 2 ; out_b_e[0] ; output ; LVTTL ; ; Column I/O ; Y ;
; B7 ; 297 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; B8 ; 293 ; 2 ; out_b_e[3] ; output ; LVTTL ; ; Column I/O ; Y ;
; B9 ; 289 ; 2 ; out_g_e[2] ; output ; LVTTL ; ; Column I/O ; Y ;
; B10 ; 277 ; 2 ; out_r_o[7] ; output ; LVTTL ; ; Column I/O ; Y ;
; B11 ; 270 ; 2 ; out_r_e[2] ; output ; LVTTL ; ; Column I/O ; Y ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -