ram_256.fit.rpt

来自「在Quartus中实现256的RAM」· RPT 代码 · 共 628 行 · 第 1/5 页

; 132      ; 108        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 109        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 110        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; cs                                        ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ; 112        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 113        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                  ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; |ram_256                   ; 10 (10)     ; 8            ; 0           ; 27   ; 0            ; 2 (2)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ram_256            ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; adr[1]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr[2]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr[3]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr[4]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr[5]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr[6]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr[7]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; cs          ; Input    ; ON            ; ON            ; --                    ; --  ;
; oe          ; Input    ; ON            ; ON            ; --                    ; --  ;
; data_in[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; we          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; data_in[1]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; data_in[2]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; data_in[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; data_in[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; data_in[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; data_in[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; data_in[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; data_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[7] ; Output   ; --            ; --            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+----------------------+-------------------+---------+
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; adr[1]               ;                   ;         ;
; adr[2]               ;                   ;         ;
; adr[3]               ;                   ;         ;
; adr[4]               ;                   ;         ;
; adr[5]               ;                   ;         ;
; adr[6]               ;                   ;         ;
; adr[7]               ;                   ;         ;
; cs                   ;                   ;         ;
;      - process1~0    ; 1                 ; ON      ;
;      - sram[0][0]~45 ; 1                 ; ON      ;
; oe                   ;                   ;         ;
;      - process1~0    ; 0                 ; ON      ;
; data_in[0]           ;                   ;         ;
;      - sram[0][0]    ; 1                 ; ON      ;
; we                   ;                   ;         ;
; adr[0]               ;                   ;         ;
;      - sram[0][0]~45 ; 1                 ; ON      ;
; data_in[1]           ;                   ;         ;
; data_in[2]           ;                   ;         ;
; data_in[3]           ;                   ;         ;
;      - sram[0][3]    ; 1                 ; ON      ;
; data_in[4]           ;                   ;         ;
;      - sram[0][4]    ; 0                 ; ON      ;
; data_in[5]           ;                   ;         ;
;      - sram[0][5]    ; 0                 ; ON      ;
; data_in[6]           ;                   ;         ;
;      - sram[0][6]    ; 0                 ; ON      ;
; data_in[7]           ;                   ;         ;
;      - sram[0][7]    ; 0                 ; ON      ;
+----------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                          ;
+---------------+-------------+---------+---------------+--------+----------------------+------------------+
; Name          ; Location    ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
+---------------+-------------+---------+---------------+--------+----------------------+------------------+
; process1~0    ; LC_X6_Y1_N0 ; 8       ; Output enable ; no     ; --                   ; --               ;
; sram[0][0]~45 ; LC_X6_Y1_N2 ; 8       ; Clock enable  ; no     ; --                   ; --               ;