xulieji.tan.rpt

在FPGA上实现序列机 用的是Altera公司的DE1板子

; Device Name                                           ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------+--------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                 ; To                                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------+--------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 213.68 MHz ( period = 4.680 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[19] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 4.298 ns                ;
; N/A                                     ; 216.87 MHz ( period = 4.611 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[23] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 4.229 ns                ;
; N/A                                     ; 227.01 MHz ( period = 4.405 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[14] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 4.023 ns                ;
; N/A                                     ; 232.56 MHz ( period = 4.300 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[15] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.918 ns                ;
; N/A                                     ; 233.32 MHz ( period = 4.286 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[11] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 233.75 MHz ( period = 4.278 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[8]  ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 234.25 MHz ( period = 4.269 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[12] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.887 ns                ;
; N/A                                     ; 234.30 MHz ( period = 4.268 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[18] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.886 ns                ;
; N/A                                     ; 235.29 MHz ( period = 4.250 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[10] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 235.74 MHz ( period = 4.242 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[0]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[22] ; clk        ; clk      ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 235.90 MHz ( period = 4.239 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[21] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; 237.98 MHz ( period = 4.202 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[1]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[22] ; clk        ; clk      ; None                        ; None                      ; 3.955 ns                ;
; N/A                                     ; 239.87 MHz ( period = 4.169 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[0]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[23] ; clk        ; clk      ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 241.72 MHz ( period = 4.137 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[17] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.755 ns                ;
; N/A                                     ; 242.19 MHz ( period = 4.129 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[1]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[23] ; clk        ; clk      ; None                        ; None                      ; 3.882 ns                ;
; N/A                                     ; 242.66 MHz ( period = 4.121 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[2]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[22] ; clk        ; clk      ; None                        ; None                      ; 3.874 ns                ;
; N/A                                     ; 246.85 MHz ( period = 4.051 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[22] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 247.04 MHz ( period = 4.048 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[2]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[23] ; clk        ; clk      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 247.59 MHz ( period = 4.039 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[16] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.657 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[3]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[22] ; clk        ; clk      ; None                        ; None                      ; 3.762 ns                ;
; N/A                                     ; 249.88 MHz ( period = 4.002 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[13] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.620 ns                ;
; N/A                                     ; 251.70 MHz ( period = 3.973 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[9]  ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 251.95 MHz ( period = 3.969 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[19] ; xulieji:inst7|clkA_to_B:clkA_B|Q[0]  ; clk        ; clk      ; None                        ; None                      ; 3.738 ns                ;
; N/A                                     ; 253.04 MHz ( period = 3.952 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[20] ; xulieji:inst7|clkA_to_B:clkA_B|clkB  ; clk        ; clk      ; None                        ; None                      ; 3.570 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; xulieji:inst7|clkA_to_B:clkA_B|Q[3]  ; xulieji:inst7|clkA_to_B:clkA_B|Q[23] ; clk        ; clk      ; None                        ; None                      ; 3.689 ns                ;