📄 dsp.v
字号:
//模块名称
//模块功能:
//外部引脚信号
//内部信号
//版本号 1.0
//日期
//作者
//更改说明
module dsp(
//===============输出引脚定义================================
R8019en,//8019的使能信号
dspready,//DSP的握手信号
//=================输出内部信号定义==============================
cmosrstport,fifo1wrrstport,fifo1rdport,fifo1rdrstport,
//===============输入引脚定义================================
dspreset,
dspre,dspwe,dspoe,
gpio1,gpio2,gpio3,gpio4,gpio6,
int0,int1,int4,
cen2,cen3,
dspaddr,dspdata
//=================输入内部信号定义==============================
);
//===============输出定义================================
output R8019en,dspready,cmosrstport,fifo1wrrstport,fifo1rdport,fifo1rdrstport;
//===============输入定义================================
input dspreset,
dspre,dspwe,dspoe,
gpio1,gpio2,gpio3,gpio4,gpio6,
int0,int1,int4,
cen2,cen3;
input [13:0] dspaddr;
input [15:0] dspdata;
//===============wire定义================================
//===============reg定义================================
//===============模块调用================================
//==================assign部分=================================
assign R8019en= ( ~ (& dspaddr[13:6])&(~ cen2)); //定义8019的地址为0x4FFFE0--0x4FFFF;
assign dspready = 1'b1;
assign fifo1rdport =~((~cen2) &(& dspaddr[13:7])&( ~ dspaddr[6]) & (&dspaddr[5:1])); //定义FIFO1的读端口地址为0x4FFFDF
assign cmosrstport =~(dspre&(~cen2) &(& dspaddr[13:7])&( ~ dspaddr[6]) & (&dspaddr[5:4]& (~dspaddr[3])& (&dspaddr[2:1]))); //定义FIFO1的CMOS复位地址为x4FFFDB
assign fifo1rdrstport =~((~cen2) &(& dspaddr[13:7])&( ~ dspaddr[6]) & (&dspaddr[5:2]& (~dspaddr[1]))); //定义FIFO1的读复位地址为0x4FFFDE
assign fifo1wrrstport =~((~cen2) &(& dspaddr[13:7])&( ~ dspaddr[6]) & (&dspaddr[5:3]& (~dspaddr[2])& (~dspaddr[1]))); //定义FIFO1的写复位地址为x4FFFDC
//==================always部分=================================
//功能
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -